[发明专利]半导体存储装置

说明书

实施方式提供一种可良好地制造的半导体存储装置。实施方式的半导体存储装置具备衬底，该衬底具备在第1方向上排列的第1区域及第2区域。另外，该半导体存储装置的第1区域具备：多个第1导电层及多个第1绝缘层，在第2方向上交替地积层；第1半导体层，在第2方向上延伸，且与多个第1导电层及多个第1绝缘层相对向；及第2半导体层，连接于第1半导体层，且在第1方向上延伸。另外，在该半导体存储装置的第2区域中也设置着相同的构造。另外，该半导体存储装置具备与设置在第1区域及第2区域的第2半导体层接合的第3导电层。另外，设置在第1区域及第2区域的第2半导体层在第1方向上彼此相隔而设。

[相关申请案]

本申请案享有以日本专利申请案2020-146517号(申请日：2020年9月1日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本实施方式涉及一种半导体存储装置。

背景技术

已知一种半导体存储装置，其具备：衬底；多个导电层，在与该衬底的表面交叉的方向上积层；半导体层，与这多个导电层相对向；以及栅极绝缘层，设置在导电层与半导体层之间。栅极绝缘层具备可存储数据的存储部，例如氮化硅(Si₃N₄)等绝缘性电荷储存层或浮动栅极等导电性电荷储存层等。

发明内容

实施方式提供一种可良好地制造的半导体存储装置。

一实施方式的半导体存储装置具备衬底，该衬底具备在第1方向上排列的第1区域及第2区域。另外，该半导体存储装置具备：多个第1导电层及多个第1绝缘层，设置在第1区域，且在与衬底的表面交叉的第2方向上交替地积层；第1半导体层，设置在第1区域，在第2方向上延伸，且与多个第1导电层及多个第1绝缘层相对向；及第2半导体层，设置在第1区域，比多个第1导电层及多个第1绝缘层距衬底远，且连接于第1半导体层。另外，该半导体存储装置具备：多个第2导电层及多个第2绝缘层，设置在第2区域，且在第2方向上交替地积层；第3半导体层，设置在第2区域，在第2方向上延伸，且与多个第2导电层及多个第2绝缘层相对向；及第4半导体层，设置在第2区域，比多个第2导电层及多个第2绝缘层距衬底远，且连接于第3半导体层。另外，该半导体存储装置具备第3导电层，该第3导电层与第2半导体层及第4半导体层的第2方向上的离衬底较远的面接合。另外，第2半导体层及第4半导体层在第1方向上彼此相隔而设。

一实施方式的半导体存储装置具备衬底，该衬底具备在第1方向上排列的第1区域及第2区域。另外，该半导体存储装置具备：多个第1导电层及多个第1绝缘层，设置在第1区域，且在与衬底的表面交叉的第2方向上交替地积层；及第1半导体层，设置在第1区域，在第2方向上延伸，且与多个第1导电层及多个第1绝缘层相对向。另外，该半导体存储装置具备：多个第2导电层及多个第2绝缘层，设置在第2区域，且在第2方向上交替地积层；及第2半导体层，设置在第2区域，在第2方向上延伸，且与多个第2导电层及多个第2绝缘层相对向。另外，该半导体存储装置具备：第1构造，设置在多个第1导电层及多个第1绝缘层与多个第2导电层及多个第2绝缘层之间，且在第2方向上延伸；第3半导体层，比多个第1导电层及多个第1绝缘层、以及多个第2导电层及多个第2绝缘层距衬底远，且连接于第1半导体层及第2半导体层；及第3导电层，与第3半导体层的第2方向上的离衬底较远的面接合。另外，于在第1方向上延伸，且包含第1构造、第3半导体层及第3导电层的第1剖面中，第1构造的至少一部分未隔着第3半导体层地与第3导电层对向。

附图说明

图1是表示第1实施方式的存储器裸片MD的构成的示意性立体图。

图2是表示芯片C_M的构成的示意性仰视图。

图3是表示芯片C_M的一部分构成的示意性仰视图。

图4是表示芯片C_M的一部分构成的示意性俯视图。