[发明专利]应用于多路选择器的控制器及多路选择器

权利要求书

1.一种应用于多路选择器的控制器，其特征在于，所述多路选择器用于接入m个使能信号EN[m-1:0]，以及n路数据D₀-D_n-1，其中，m个使能信号用于指示n路数据的选通状态，m和n为大于1的正整数；

所述控制器包括与n路数据一一对应的n个逻辑门电路组；

与第i路数据D_i-1对应的逻辑门电路组，用于接入选通优先级高于以及等于D_i-1的数据对应的使能信号，并输出用于控制D_i-1的选通状态的控制信号SEL[i-1]，i=[1，n]，i为整数；

n个逻辑门电路组输出的n个控制信号SEL[n-1:0]中，至少包括n-1个控制某路数据处于不选通状态的控制信号，以从n路数据中选择出1路数据作为多路选择器的输出；

其中，i大于1小于n时，与第i路数据D_i-1对应的逻辑门电路组包括：反相器、与逻辑门电路；与第i路数据D_i-1对应的逻辑门电路组，通过所述反相器接入优先级高于第i路数据D_i-1的数据对应的使能信号；以及，通过与逻辑门电路将第i路数据D_i-1对应的使能信号与所述反相器的输出进行“与”逻辑计算，输出用于控制第i路数据D_i-1的选通状态的控制信号SEL[i-1]；

i等于1且第1路数据D₀的选通优先级最高时，与D₀对应的逻辑门电路组包括：缓冲器，用于接入D₀对应的使能信号，并输出用于控制D₀的选通状态的控制信号SEL[0]；

i等于n且第n路数据D_n-1的选通优先级最低时，与D_n-1对应的逻辑门电路组包括：反相器、与逻辑门电路；与D_n-1对应的逻辑门电路组，通过所述反相器接入优先级高于D_n-1的其他路数据对应的使能信号；以及，通过与逻辑门电路将所述反相器的输出进行“与”逻辑计算，输出用于控制D_n-1的选通状态的控制信号SEL[n-1]。

2.根据权利要求1所述的控制器，其特征在于，使能信号的数量比所述数据的路数小1，以通过m个使能信号EN[m-1:0]分别指示n-1路数据的选通状态，并默认除n-1路数据之外的一路数据的优先级最低。

3.根据权利要求2所述的控制器，其特征在于，i等于n且第n路数据D_n-1的选通优先级最低时，与D_n-1对应的逻辑门电路组包括：或非门，所述使能信号输入至所述或非门，所述或非门对所述使能信号进行“或非”逻辑计算，输出用于控制第n路数据D_n-1的选通状态的控制信号SEL[n-1]。

4.一种多路选择器，其特征在于，包括如权利要求1-3任一项所述的控制器。

5.一种处理器，其特征在于，包括如权利要求4所述的多路选择器以及控制模块，所述控制模块用于生成使能信号，并输入至所述多路选择器。

6.一种片上网络系统，其特征在于，包括如权利要求4所述的多路选择器。

7.一种并行计算系统，其特征在于，包括如权利要求4所述的多路选择器。