[发明专利]一种电源管理芯片自适应负载的功率调节方法及系统在审
申请号: | 202110150407.2 | 申请日: | 2021-02-03 |
公开(公告)号: | CN112821755A | 公开(公告)日: | 2021-05-18 |
发明(设计)人: | 俞德军 | 申请(专利权)人: | 江阴元灵芯旷微电子技术有限公司 |
主分类号: | H02M3/156 | 分类号: | H02M3/156 |
代理公司: | 成都弘毅天承知识产权代理有限公司 51230 | 代理人: | 许志辉 |
地址: | 214000 江苏省无锡*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电源 管理 芯片 自适应 负载 功率 调节 方法 系统 | ||
1.一种电源管理芯片自适应负载的功率调节方法,其特征在于,包括如下步骤:
S1.将电源管理芯片中的功率管进行分组;
S2.实时检测负载所需要的功率;
S3.依照负载大小开启分组后的功率管。
2.如权利要求1所述的一种电源管理芯片自适应负载的功率调节方法,其特征在于,所述电源管理芯片中功率管的分组方式为:平均分组、不平均分组和指数分组三种之中的任意一种。
3.一种电源管理芯片自适应负载的功率调节系统,包括:电源管理芯片;其特征在于,包括:采样模块、选择模块和控制信号模块;
所述采样模块用于采集FB端口的电压数据,并输出不同的选择信号;所述控制信号模块用于产生控制位于电源管理芯片功率管的驱动信号;所述选择模块用于依照选择信号的结果选择不同的驱动信号;
所述采样模块与所述电源管理芯片的FB端连接;所述选择模块分别与采样模块、控制信号模块和电源管理芯片内的功率管连接。
4.如权利要求3所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述控制信号模块包括分频电路,所述分频电路用于处理时钟信号,输出若干个控制信号。
5.如权利要求3所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述采样模块包括分压电路和比较器;所述分压电路的每一个不同电压节点分别与比较器的负向输入端连接;所述比较器的正向输入端连接基准电压(VREF);所述比较器的输出端输出选择信号;所述基准电压(VREF)由基准电压电路产生。
6.如权利要求3所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述选择模块包括与门和或非们;所述与门用于识别控制信号,并选择控制信号对应的功率管驱动信号;所述或非们用于传递控制信号。
7.如权利要求5所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述采样模块包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一比较器(D1)、第二比较器(D2)、第一选择信号(Vsel1)、第二选择信号(Vsel2)和基准电压(VREF);芯片的FB端与第一电阻(R1)连接;第一电阻的另一端连接第二电阻(R2),第二电阻(R2)的另一端连接第三电阻(R3),第三电阻(R3)的另一端接地;第一比较器(D1)的负输入端与第一电阻(R1)和第二电阻(R2)组成的节点连接;第二比较器(D2)的负输入端与第二电阻(R2)与第三电阻(R3)组成的节点连接;基准电压(VREF)分别输入第一比较器(D1)和第二比较器(D2)的正输入端;第一比较器(D1)输出端输出第一选择信号(Vsel1),第二比较器(D2)的输出端输出第二选择信号(Vsel2)。
8.如权利要求6所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述控制信号模块包括分频电路,时钟信号经过分频电路产生第一控制信号(T1)、第二控制信号(T2)、第三控制信号(T3)和第四控制信号(T4);所述分频电路包括四个顺序连接的触发器,时钟信号连接第一触发器的时钟端(CK),第一触发器的使能端(D)与反向输出端(QB)连接,并与下一触发器的时钟端(CK)连接,四个触发器的输出端(B)依次输出第一控制信号(T1)、第二控制信号(T2)、第三控制信号(T3)和第四控制信号(T4)。
9.如权利要求5所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述基准电压(VREF)为1.2V。
10.如权利要求8所述的一种电源管理芯片自适应负载的功率调节系统,其特征在于,所述选择模块包括:第一逻辑门(K1)、第二逻辑门(K2)、第三逻辑门(K3)、第四逻辑门(K4)、第五逻辑门(K5);所述第一逻辑门(K1)、第二逻辑门(K2)、第三逻辑门(K3)、第四逻辑门(K4)均为与门,所述第五逻辑门(K5)为或非门;第一控制信号(T1)输入第一逻辑门(K1)的输入端,第二控制信号(T2)输入第二逻辑门(K2)的输入端,第三控制信号(T3)输入第三逻辑门(K3)的输入端,第四控制信号(T4)输入第四逻辑门(K4)的输入端;第一选择信号(Vsel1)分别输入第二逻辑门(K2)和第四逻辑门(K4)的输入端,第一选择信号(Vsel1)通过反相器分别输入第一逻辑门(K1)和第三逻辑门(K3)的输入端;第二选择信号(Vsel2)分别输入第三逻辑门(K3)和第四逻辑门(K4)的输入端,第二选择信号(Vsel2)通过反相器输入第一逻辑门(K1)和第二逻辑门(K2)的输入端;第一逻辑门(K1)、第二逻辑门(K2)、第三逻辑门(K3)和第四逻辑门(K4)的输出端均与第五逻辑门(K5)的输入端连接;第五逻辑门(K5)的输出端通过反向器与芯片上的功率管连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江阴元灵芯旷微电子技术有限公司,未经江阴元灵芯旷微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110150407.2/1.html,转载请声明来源钻瓜专利网。