[发明专利]基于单片三维异质集成的三态内容寻址存储器有效
申请号: | 202110153819.1 | 申请日: | 2021-02-04 |
公开(公告)号: | CN112908368B | 公开(公告)日: | 2023-03-21 |
发明(设计)人: | 唐建石;李怡均;高滨;吴华强;钱鹤 | 申请(专利权)人: | 清华大学 |
主分类号: | G11C7/06 | 分类号: | G11C7/06;G11C7/10 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 廖元秋 |
地址: | 100084*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 单片 三维 集成 三态 内容 寻址 存储器 | ||
1.一种基于单片三维异质集成的三态内容寻址存储器,其特征在于,包括全局外围电路和堆叠于所述全局外围电路之上的多层三态内容寻址存储器阵列;其中,
所述全局外围电路包括灵敏放大电路和存储控制电路;
各层所述三态内容寻址存储器阵列均分别包括集成在单个芯片上的晶体管阵列外围电路、限流晶体管阵列和存储器阵列;所述晶体管阵列外围电路包括匹配线预充电电路、编码电路和查询线反相器阵列;所述存储器阵列中的存储器采用相变存储器、阻变式存储器、磁存储器或铁电存储器;各存储器阵列与相应的所述限流晶体管阵列分别构成一个2T2R阵列,各2T2R阵列分别与全局外围电路中的灵敏放大电路,以及相应晶体管阵列外围电路中的匹配线预充电电路、编码电路和查询线反相器阵列相连;所述全局外围电路中的存储器控制电路与各晶体管阵列外围电路中的匹配线预充电电路、编码电路和查询线反相器阵列相连;所述限流晶体管阵列由采用低温工艺制造的开关比大于9个数量级的IGZO或MoS2晶体管构成,作为所述三态内容寻址存储器阵列的限流晶体管。
2.根据权利要求1所述的三态内容寻址存储器,其特征在于,所述全局外围电路采用硅工艺制备的晶体管并通过金属互连构成。
3.根据权利要求1所述的三态内容寻址存储器,其特征在于,所述晶体管阵列外围电路由采用低温工艺和载流子迁移率大于100cm2V-1s-1的沟道材料制备的晶体管并通过金属互连构成。
4.根据权利要求3所述的三态内容寻址存储器,其特征在于,所述沟道材料为碳纳米管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110153819.1/1.html,转载请声明来源钻瓜专利网。