[发明专利]ARM平台下基于NEON指令加速的纠删编解码方法及装置

权利要求书

1.一种ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，包括进行纠删编码计算加速的下述步骤：

A1)从预设的编码矩阵C中包含n个元素的一行装载入第一组NEON寄存器中；同时，加载包含n个元素的待编码数据列，对待编码数据列进行对数变换，逐字节取对数替换原始数据并装载至第二组NEON寄存器中；

A2)将第一组NEON寄存器、第二组NEON寄存器进行SIMD异或运算，并将结果存储于数组T；

A3)对数组T中的每一个元素查询指数表并替换为对应的指数值，从而将数组T的内容通过指数变换还原为乘法计算结果；

A4)以异或代替加法，对数组T中的所有元素求和；

A5)判断预设的编码矩阵C的所有行是否计算完毕，若尚未计算完毕，则跳转执行步骤A1)，否则，将所有求和结果构成的编码结果M输出，结束并退出。

2.根据权利要求1所述的ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，步骤A1)中预设的编码矩阵C为柯西矩阵。

3.根据权利要求2所述的ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，步骤A1)中n个元素是指80个元素，其每一个元素为1个字节大小，加载包含n个元素的待编码数据列时若待编码数据列不足80个元素则将不足部分补0处理。

4.根据权利要求1所述的ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，步骤A2)包括：

A2.1)将第一组NEON寄存器中的寄存器、第二组NEON寄存器中的寄存器按照顺序一一对应的方式进行组对得到5对寄存器对，对5对寄存器对逐对通过veorq_u8指令进行异或运算，将结果存储于第三组NEON寄存器中，且每一条veorq_u8指令在一个处理器周期内，完成16对元素的异或运算；

A2.2)对第三组NEON寄存器中执行vst1q_u8指令，将结果存储在内存中的数组T，数组T的数组总长度与待编码数据列包含的元素个数相同。

5.根据权利要求1所述的ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，步骤A4)中以异或代替加法，对数组T中的所有元素求和的函数表达式：

上式中，M[x]表示所有求和结果构成的编码结果M中第x行的求和结果，x为从预设的编码矩阵C中取出的行的编号，T[i]为数组T中的第i个元素，N为待编码数据列包含的元素个数。

6.根据权利要求1～5中任意一项所述的ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，还包括进行纠删解码计算加速下述步骤：

B1)从预设的解码矩阵中包含n个元素的一行装载入第一组NEON寄存器中；同时，加载包含n个元素的剩余编码数据列，对剩余编码数据列进行对数变换，逐字节取对数替换原始数据并装载至第二组NEON寄存器中；

B2)将第一组NEON寄存器、第二组NEON寄存器进行SIMD异或运算，并将结果存储于数组T；

B3)对数组T中的每一个元素查询指数表并替换为对应的指数值，从而将数组T的内容通过指数变换还原为乘法计算结果；

B4)以异或代替加法，对数组T中的所有元素求和；

B5)判断预设的解码矩阵的所有行是否计算完毕，若尚未计算完毕，则跳转执行步骤B1)，否则，将所有求和结果构成的编码结果D输出，结束并退出。

7.根据权利要求6所述的ARM平台下基于NEON指令加速的纠删编解码方法，其特征在于，步骤B2)包括：

B2.1)将第一组NEON寄存器中的寄存器、第二组NEON寄存器中的寄存器按照顺序一一对应的方式进行组对得到5对寄存器对，对5对寄存器对逐对通过veorq_u8指令进行异或运算，将结果存储于第三组NEON寄存器中，且每一条veorq_u8指令在一个处理器周期内，完成16对元素的异或运算；

B2.2)对第三组NEON寄存器中执行vst1q_u8指令，将结果存储在内存中的数组T，数组T的数组总长度与剩余编码数据列包含的元素个数相同。