[发明专利]一种SiGe BiCMOS晶体管集成结构及其实现方法

说明书

本发明涉及一种SiGe BiCMOS晶体管集成结构及其实现方法，属于电子技术领域。该晶体管包括[100]晶向的单晶P型Si衬底、N⁺BL埋层、P阱、N阱，PMOS器件源漏窗口、NMOS器件源漏窗口、双极型器件基极窗口、双极型器件集电区、PMOS器件源漏区域的SiGe材料和NMOS器件源漏区域。本发明中双极型器件部分在发射区和基区同时引入了单轴压应力，提高了载流子的迁移率和器件的频率特性；在PMOS器件中的沟道即载流子输运方向施加单轴压应力，提高了载流子迁移率和器件频率特性；在NMOS器件中的沟道即载流子输运方向施加单轴拉应力，提升载流子迁移率和器件频率特性。

技术领域

本发明属于电子技术领域，涉及一种SiGe BiCMOS晶体管集成结构及其实现方法。

背景技术

随着集成电路不断向更小的工艺节点挺进，通信业界对于大规模集成电路(VLSI)的小型化、高速、低电源电压、低功耗和高性价比等方面的要求越来越高。虽然相较于传统的的双极型工艺集成电路具有高速、强电流驱动和高精度等优势，但双极型工艺集成电路的集成度以及功耗方面无法满足VLSI系统集成多方面的要求，而CMOS工艺集成电路在低功耗、高集成度等方面有着双极型工艺无法相比拟的优势，但其速度以及电流驱动能力却远远复发达到VLSI系统的要求。所以无论是单一的双极型工艺或者CMOS工艺都无法满足VLSI系统的多方面要求，所以融合两种工艺的有点客服其各自的缺点变成了VLSI发展的必然产物。BiCMOS是双极-互补金属氧化物半导体，即就是将双极型器件和CMOS器件同时制造在同一芯片上，发挥其各自的长处，客服各自的缺陷，综合双极型器件和CMOS器件的优点，BiCMOS工艺集成电路集高速度、高集成度和低功耗与一体，为高速、高集成度、高性能及强驱动能力的集成电路开辟了一条新的道路。

随着BiCMOS工艺制造技术不断进步，在节点更小的的节点挺进，人们已经可以将双极型器件集成到逻辑门当中，这变可以更大幅度的提升逻辑门的转换速度，虽然将双极型器件集成到逻辑门当中会增大10％～20％的面积，但是考虑到其负载能力的增强，将其与CMOS逻辑门相比，在相同的驱动能力下，BiCMOS逻辑门电路的输出两管轮番导通，所以BiCMOS逻辑门的静态功耗几乎接近零，在相同的工艺节点下，BiCMOS逻辑门电路的速度相比于CMOS逻辑门会更快，特别是在引入“应变工程”的情况下，BiCMOS逻辑门电路的性能会大大提高，延迟明显减小，工作速度也随之提高。目前在100纳米以下的小尺寸SiGe BiCMOS结构中，只有CMOS器件使用了单轴应变技术，而SiGe HBT仍为传统的结构，器件结构和工艺较之于CMOS更为复杂，所占的芯片面积也比较大。

发明内容

有鉴于此，本发明的目的在于提供一种SiGe BiCMOS晶体管及其实现方法，基于现有成熟的硅基单轴应变CMOS工艺，对SiGe HBT的器件结构进行改进设计，使其频率性能大为提高，同时尽量使上述HBT和CMOS的器件结构相似，便于使用CMOS工艺同时进行制作，减少工艺复杂度和芯片面积，同时获得更高的器件性能。

为达到上述目的，本发明提供如下技术方案：

一种SiGe BiCMOS晶体管集成结构，该晶体管集成结构包括

晶向[100]的单晶P型Si衬底；

单晶P型Si衬底上通过离子注入形成的N⁺BL埋层、P阱和N阱；

PMOS器件源漏窗口、NMOS器件源漏窗口和双极型器件基极窗口；

N阱与所述P阱之间设置深沟槽隔离DTI；

阶梯型分布的双极型器件，且该器件的基区为Ge组分；

双极型器件的基区上方淀积有一层单晶Si层，且该层作为“盖帽层”受到单轴应力；

单晶P型Si衬底层上淀积有N+多晶硅且作为发射极；