[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

多个第1导电层，排列在第1方向上；

多个第2导电层，在与所述第1方向交叉的第2方向上与所述多个第1导电层相隔而配置，且排列在所述第1方向上；

半导体层，设置在所述多个第1导电层与所述多个第2导电层之间，沿所述第1方向延伸，且与所述多个第1导电层及所述多个第2导电层对向；以及

电荷蓄积层，具备设置在所述多个第1导电层与所述半导体层之间的第1部分及设置在所述多个第2导电层与所述半导体层之间的第2部分；

所述半导体存储装置构成为能够执行第1写入动作与第2写入动作，

所述第1写入动作对作为所述多个第1导电层其中一个的第3导电层供给第1编程电压，对作为所述多个第1导电层其中一个的第4导电层供给小于所述第1编程电压的写入通路电压，

所述第2写入动作对所述第3导电层供给大于所述写入通路电压的第2编程电压，对所述第4导电层供给所述第2编程电压。

2.根据权利要求1所述的半导体存储装置，其中

在所述第1写入动作中，对为所述多个第1导电层其中一个且在所述第1方向上与所述第3导电层相邻的第5导电层供给所述写入通路电压，

在所述第2写入动作中，对所述第5导电层供给所述第2编程电压。

3.根据权利要求1所述的半导体存储装置，其中

在所述第1写入动作中，对为所述多个第1导电层其中一个且在所述第1方向上与所述第3导电层相邻的第5导电层供给所述写入通路电压，

在所述第2写入动作中，对所述第5导电层供给所述写入通路电压。

4.根据权利要求1所述的半导体存储装置，其中

在所述第1写入动作中，对作为所述多个第2导电层其中一个的第6导电层供给所述写入通路电压，

在所述第2写入动作中，对所述第6导电层供给所述第2编程电压。

5.根据权利要求1所述的半导体存储装置，其中

在所述第1写入动作中，对作为所述多个第2导电层其中一个的第6导电层供给所述写入通路电压，

在所述第2写入动作中，对所述第6导电层供给所述写入通路电压或小于所述写入通路电压的电压。

6.根据权利要求1所述的半导体存储装置，其

具备电连接于所述半导体层的第1配线，且

构成为能够执行抹除动作，所述抹除动作是对所述第1配线供给大于所述写入通路电压的抹除电压，对所述第3导电层及所述第4导电层供给小于所述抹除电压的第1电压，

且构成为能够执行包含所述第2写入动作及所述抹除动作的第1序列。

7.根据权利要求6所述的半导体存储装置，其

构成为能够执行第1读出动作及第2读出动作，

在所述第1读出动作中，

对所述第3导电层供给第1读出电压，

对所述第4导电层供给大于所述第1读出电压的读出通路电压，

对为所述多个第1导电层其中一个且在所述第1方向上与所述第3导电层相邻的第5导电层供给所述读出通路电压，

在所述第2读出动作中，

对所述第3导电层供给小于所述读出通路电压的第2读出电压，

对所述第4导电层供给所述读出通路电压，

对所述第5导电层供给所述第2读出电压，

所述第1序列包含所述第2读出动作。

8.根据权利要求7所述的半导体存储装置，其中

在所述第1读出动作中，对作为所述多个第2导电层其中一个的第6导电层供给小于所述第1读出电压及所述第2读出电压的读出遮断电压，

在所述第2读出动作中，对所述第6导电层供给所述读出遮断电压。