[发明专利]一种基于高信噪比脉冲注入的32k晶体振荡器

权利要求书

1.一种基于高信噪比脉冲注入的32k晶体振荡器，其特征在于：

所述晶体振荡器包括T/4时钟延迟整形电路、脉冲生成电路和晶体；

所述T/4时钟延迟整形电路由对称的两个晶体管栅极漏极串联电路以及共同连接的晶体管桥式电路组成；

所述脉冲生成电路由触发器、非门、与门、延迟电路以及两路自举电路作为输出组成；

所述晶体振荡器中，T/4时钟延迟整形电路的两个输入端分别外接输入电流与晶体一端XO_in；T/4时钟延迟整形电路的clk时钟信号输出端与脉冲生成电路的clk时钟信号输入端相连接，脉冲生成电路的另一个输入端外接输入电流；晶体的两个输入端分别与脉冲生成电路的两个输出inj_i和inj_o相连接；晶体另一端的输出XO_out作为整个32k晶体振荡器的输出。

2.根据权利要求1所述的一种基于高信噪比脉冲注入的32k晶体振荡器，其特征在于：所述T/4时钟延迟整形电路包括第一PMOS晶体管M_p1、第二PMOS晶体管M_P2、第三PMOS晶体管M_P3、第四PMOS晶体管M_P4、第五PMOS晶体管M_P5、第六PMOS晶体管M_P6、…、第n个PMOS晶体管M_Pn、第一NMOS晶体管M_N1、第二NMOS晶体管M_N2、第三NMOS晶体管M_N3、第四NMOS晶体管M_N4、第五MOS晶体管M_N5、第六NMOS晶体管M_N6、…、第n个NMOS晶体管M_Nn、第一电容C₁、第二电容C₂、第一非门inv₁，其中：

T/4时钟延迟整形电路的I_ref电流信号输入端分别接第一PMOS晶体管M_p1的栅极、第五PMOS晶体管M_P5的栅极、第六PMOS晶体管M_P6的栅极、…、第n个PMOS晶体管M_Pn的栅极、第n个PMOS晶体管M_Pn的漏极、第一NMOS晶体管M_N1的栅极、第五MOS晶体管M_N5的栅极、第六NMOS晶体管M_N6的栅极、…、第n个NMOS晶体管M_Nn的栅极、第n个NMOS晶体管M_Nn的漏极、第一电容C₁的上极板和第二电容C₂的下极板；T/4时钟延迟整形电路的XO_in晶体振荡信号输入端分别接第一电容C₁的下极板和第二电容C₂的上极板；

第一PMOS晶体管M_p1的源极接电源Vdd；第一PMOS晶体管M_p1的漏极与第二PMOS晶体管M_P2的源极相连接；第二PMOS晶体管M_P2的栅极接地；第二PMOS晶体管M_P2的漏极与第二NMOS晶体管M_N2的漏极、第三PMOS晶体管M_P3的栅极和第三NMOS晶体管M_N3的栅极相连接；

第三PMOS晶体管M_P3的源极接电源Vdd；第三PMOS晶体管M_P3的漏极与第三NMOS晶体管M_N3的漏极、第四PMOS晶体管M_P4的栅极和第四NMOS晶体管M_N4的栅极相连接；第四PMOS晶体管M_P4的源极接电源Vdd；第四PMOS晶体管M_P4的漏极与第四NMOS晶体管M_N4的漏极和第一非门inv₁的输入端相连接；

第一NMOS晶体管M_N1的源极接地；第一NMOS晶体管M_N1的漏极与第二NMOS晶体管M_N2的源极相连接；第二NMOS晶体管M_N2的栅极接电源Vdd；第二NMOS晶体管M_N2的漏极与第二PMOS晶体管M_P2的漏极、第三PMOS晶体管M_P3的栅极和第三NMOS晶体管M_N3的栅极相连接；

第三NMOS晶体管M_N3的源极接地；第三NMOS晶体管M_N3的漏极第三PMOS晶体管M_P3的漏极、第四PMOS晶体管M_P4的栅极和第四NMOS晶体管M_N4的栅极相连接；第四NMOS晶体管M_N4的源极接地；第四NMOS晶体管M_N4的漏极与第四PMOS晶体管M_P4的漏极和第一非门inv₁的输入端相连接；

第五PMOS晶体管M_P5的源极与电源Vdd相连接；第五PMOS晶体管M_P5的漏极与第六PMOS晶体管M_P6的源极相连接；第i个PMOS晶体管M_Pi的漏极与第(i+1)PMOS晶体管M_P(i+1)的源极相连接(i=6,7,…,n-1)；

第五NMOS晶体管M_N5的源极接地；第五NMOS晶体管M_N5的漏极与第六NMOS晶体管M_N6的源极相连接；第i个NMOS晶体管M_Ni的漏极与第(i+1)NMOS晶体管M_N(i+1)的源极相连接(i=6,7,…,n-1)；

第一非门inv₁输出作为T/4时钟延迟整形电路的clk时钟信号输出端。