[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及其制备方法。该半导体元件包括一基板、一导电部件、一重分布层、至少一硅穿孔插塞、以及至少一凸块。该导电部件设置于该基板的一前表面之上，且该重分布层设置于与该前表面相对的一后表面之上。该硅穿孔插塞穿过该基板并接触内埋于一绝缘层中的该导电部件。该凸块接触该重分布层和该硅穿孔插塞并作为两者之间的电性连接。

技术领域

本申请案主张2020年2月18日申请的美国正式申请案第16/793,069号的优先权及益处，该美国正式申请案的内容以全文引用之方式并入本文中。

本公开涉及一种半导体元件及其制备方法。特别是涉及一种具有硅穿孔插塞(through silicon vias)的半导体元件及其制备方法。

背景技术

制造更可靠、轻巧、紧密(compact)、快速、多功能、和高效的低成本半导体产品一直是电子工业的重要目标。随着高度集成半导体产品的发展，输入/输出接脚(pin)的数量显著增加，通过使用具有细间距的硅穿孔插塞来连接半导体晶片的技术已经广泛地发展，且通过使用这些技术，半导体堆叠结构已被使用于一般应用中。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不组成本公开的先前技术，且上文的“先前技术”的任何说明均不应做为本案的任一部分。

发明内容

本公开的一方面提供了一种半导体元件。该半导体元件包括一基板、一导电部件、一重分布层、至少一硅穿孔插塞、以及至少一凸块。该导电部件设置于该基板的一前表面之上，且该重分布层设置于与该前表面相对的一后表面之上。该硅穿孔插塞穿过该基板并接触该导电部件。该凸块将该重分布层连接至该硅穿孔插塞。

在一些实施例中，该硅穿孔插塞包括一导线和包围(enclosing)该导线的一隔离衬层，且该重分布层包括多个水平区段和连接至所述水平区段且设置于该隔离衬层之上的多个垂直区段。

在一些实施例中，该半导体元件还包括一介电层，设置于该基板的该后表面和该重分布层的所述水平区段之间，且设置于该隔离衬层的该外围和该重分布层的所述垂直区段之间。

在一些实施例中，部分的该介电层透过该重分布层的所述水平区段而暴露出来

在一些实施例中，该半导体元件还包括一覆盖层，覆盖该重分布层的所述水平区段。

在一些实施例中，该覆盖层的厚度大于该重分布层和该介电层的厚度。

在一些实施例中，该半导体元件还包括包围该导电部件的一绝缘层，其中该硅穿孔插塞延伸至该绝缘层中。

本公开的另一方面提供一种半导体元件的制备方法。该方法包括以下步骤：形成至少一沟槽于一半导体晶圆中；沉积一隔离膜于该沟槽中；沉积一导电材料于该隔离膜上以形成至少一导线于该沟槽中；形成一导电部件于该半导体晶圆的一前表面之上，其中该导电部件电性耦合至该导线；薄化该半导体晶圆直到该半导体晶圆的一后表面位于该隔离膜的一端部表面(end surface)下方，其中该后表面与该前表面相对；形成一金属层于该半导体晶圆的该后表面之上和该隔离膜透过该半导体晶圆而暴露出来的一外围的一部分之上；进行一研磨制程以移除部分的该金属层和该隔离膜直到暴露出该导线；以及形成至少一凸块以将该金属层的剩余部分连接至该导线。

在一些实施例中，该方法包括在形成该凸块之前进行一图案化制程以移除部分的该金属层的步骤。

在一些实施例中，该金属层的拓扑(topology)跟随隔离膜的暴露部分和该半导体晶圆的该后表面的拓扑。

在一些实施例中，该金属层的一厚度介于1μm至5μm的范围之间。