[发明专利]半导体结构及其形成方法

说明书

半导体结构包括位于第一导线和第二导线上方的第一介电层、位于第一介电层的部分上方的高电阻层、位于第二介电层上方的低k介电层、位于高电阻层上的第二介电层、延伸穿过低k介电层和第二介电层的第一导电通孔以及穿过低k介电层和第一介电层延伸至第一导线的第二导电通孔。第一导电通孔延伸至高电阻层中。本发明的实施例还涉及半导体结构的形成方法。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

半导体集成电路(IC)行业经历了指数级增长。IC材料和设计方面的技术进步已经产生了多代IC，其中每一代都具有比前一代更小和更复杂的电路。在IC发展的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增大，而几何尺寸(例如，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。

随着器件的按比例缩小，制造商已开始使用新的和不同的材料和/或材料的组合来促进器件的按比例缩小。单独进行按比例缩小以及与新的和不同的材料组合，也引起了更大的几何尺寸的前几代可能没有遇到的挑战。

发明内容

本发明的实施例提供了一种半导体结构，包括：第一介电层，位于第一导线和第二导线上方；高电阻层，位于所述第一介电层的第一部分上方，所述第一介电层的第二部分没有所述高电阻层，所述第一介电层的所述第一部分具有第一厚度，所述第一介电层的所述第二部分具有小于所述第一厚度的第二厚度；第二介电层，位于所述高电阻层上；低k介电层，位于所述第二介电层和所述第一介电层的所述第二部分上方，所述低k介电层沿着所述高电阻层和所述第二介电层的侧壁延伸；第一导电通孔，延伸穿过所述低k介电层和所述第二介电层，所述第一导电通孔延伸至所述高电阻层中；以及第二导电通孔，穿过所述低k介电层和所述第一介电层延伸至所述第一导线。

本发明的另一实施例提供了一种半导体结构，包括：逻辑区，包括：第一导线；第一介电层的第一部分，位于所述第一导线上方，所述第一部分具有第一厚度；低k介电层的第一部分，位于所述第一介电层上方；和第一导电通孔，延伸穿过所述低k介电层的所述第一部分与所述第一介电层，所述第一导电通孔与所述第一导线物理接触；以及高电阻区，所述高电阻区包括：所述第一介电层的第二部分；高电阻层，位于所述第一介电层的所述第二部分上；第二介电层，位于所述高电阻层上，所述第二介电层具有第二厚度，其中，所述第二介电层具有与所述第一导线上方的所述第一介电层的所述第一部分相同的材料结构；所述低k介电层的第二部分，位于所述第二介电层上；和第二导电通孔，延伸穿过所述低k介电层的所述第二部分和所述第二介电层，所述第二导电通孔在所述高电阻层的顶面下方延伸。

本发明的又一实施例提供了一种形成半导体结构的方法，所述方法包括：在互连层上方形成第一介电层，所述互连层包括导线；在所述第一介电层上形成高电阻层；在所述高电阻层上形成第二介电层；图案化所述第二介电层和所述高电阻层，其中，所述图案化使所述导线上方的所述第一介电层凹进，其中，在所述图案化之后，所述导线上方的所述第一介电层具有第一厚度，其中，所述高电阻层下方的所述第一介电层具有大于所述第一厚度的第二厚度；在所述第二介电层和所述第一介电层上方形成低k介电层，所述低k介电层在所述第一介电层的顶面和侧壁上方延伸；形成穿过所述低k介电层和所述第二介电层的第一开口，所述第一开口延伸至所述高电阻层中；在所述第一开口中形成导电材料；以及平坦化所述低k介电层和所述导电材料。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的集成电路的半导体衬底和多层级互连结构的截面图。

图2至图10B示出了根据一些实施例的处于制造的各个中间阶段的半导体器件的截面图和平面图。

具体实施方式