[发明专利]集成电路的装置及其制造方法

说明书

一种集成电路的装置及其制造方法，集成电路的装置包括一硅基层、一氧化物基层、一第一顶硅层、一第二顶硅层、一第一半导体元件及一第二半导体元件。该氧化物基层形成于该硅基层上方。该第一顶硅层形成于该氧化物基层的一第一区域上方，且具有一第一厚度。该第二顶硅层形成于该氧化物基层的一第二区域上方，且具有小于该第一厚度的一第二厚度。该第一半导体元件形成于该第一顶硅层上方，且该第二半导体元件形成于该第二顶硅层上方。通过制造不同厚度顶硅层的能力，能够提供具有不同特性元件的单片基板，例如，同时具有完全空乏元件及部分空乏元件的单片基板。

技术领域

本揭露有关于集成电路的装置及其制造方法。

背景技术

本揭露总体上有关于半导体元件以及用于制造半导体结构的方法。在先前的一些方法中，同一片晶片上的半导体元件会被限制为具有相同的顶层厚度，因而被限制为具有类似的特性。各种不同电子器件中都会使用半导体元件，并且通常也希望能够在生产和性能方面对半导体元件加以改进。

发明内容

本揭露的一实施方式为集成电路的装置。一种半导体集成电路的装置包括硅基层、氧化物基层、第一顶硅层、第二顶硅层、第一半导体元件及第二半导体元件。氧化物基层形成于硅基层上方。第一顶硅层形成于氧化物基层的第一区域上方，且具有第一厚度。第二顶硅层形成于氧化物基层的第二区域上方，且具有小于第一厚度的第二厚度。第一半导体元件形成于第一顶硅层上方，且第二半导体元件形成于第二顶硅层上方。

本揭露的另一实施方式为制造集成电路装置的方法。该方法包括：通过在硅基层上方形成氧化物基层来形成载具晶片。该方法进一步包括以下步骤：通过在第一掺杂硅层上方形成具有第一厚度第一顶硅层并在第一顶硅层上方形成第一氧化物层来形成第一元件晶片，并且将第一元件晶片接合至载具晶片的第一区域，使得第一氧化物层与氧化物基层接触。该方法进一步包括以下步骤：通过在第二掺杂硅层上方形成具有小于第一厚度的第二厚度的第二顶硅层并在第二顶硅层上方形成第二氧化物层来形成第二元件晶片，并将第二元件晶片接合至载具晶片的第二区域，使得第二氧化物层与氧化物基层接触。该方法进一步包括以下步骤：移除第一掺杂硅层并移除第二掺杂硅层以暴露第一顶硅层及第二顶硅层，在第一顶硅层上方形成第一半导体元件，并在第二顶硅层上方形成第二半导体元件。

本揭露的又一实施方式为另一制造集成电路装置的方法。该方法包括：通过在硅基层上方形成氧化物基层来形成载具晶片。该方法进一步包括以下步骤：通过在掺杂硅层上方形成硅锗层、在硅锗层上方形成顶硅层并在顶硅层上方形成氧化物层来形成元件晶片。顶硅层的第一区域具有第一厚度，且顶硅层的第二区域具有不同于第一厚度的第二厚度。该方法进一步包括以下步骤：将元件晶片接合至载具晶片，使得氧化物层与氧化物基层接触，并移除掺杂硅层且移除硅锗层以暴露顶硅层。该方法进一步包括以下步骤：在顶硅层的第一区域上方形成第一半导体元件，并在顶硅层的第二区域上方形成第二半导体元件。

附图说明

本揭露的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。

图1为根据一些实施例的示例电路的图，包括多个不同顶层厚度的半导体元件；

图2A为根据一些实施例的流程图，绘示了一种制造具有不同顶层厚度元件的半导体晶片的制程；

图2B至图2I为根据一些实施例的一系列的图，图示图2A中的制程的各个步骤；

图3A为根据一些实施例的流程图，绘示了另一种制造具有不同顶层厚度元件的半导体晶片的制程；

图3B至图3J为根据一些实施例的一系列的图，图示图3A中的制程的步骤；

图4为根据一些实施例的流程图，绘示了又一种制造具有不同顶层厚度元件的半导体晶片的制程。

【符号说明】