[发明专利]一种用于混合精度神经网络计算的可重构脉动阵列系统

说明书

本发明公开了一种用于混合精度神经网络计算的可重构脉动阵列系统，可重构脉动阵列系统包括：可重构脉动阵列模块，与可重构脉动阵列模块耦合连接的多精度数据流重构模块，以及与多精度数据流重构模块耦合连接的DRAM片外存储器，多精度数据流重构模块用于对混合精度神经网络的运算进行加速；DRAM片外存储器用于存储数据；其中，可重构脉动阵列模块包括可重构PE单元，输入图像矩阵，卷积核矩阵，片上网络单元。本发明实施例可重构设计，根据卷积核复用次数和输入数据精度的不同对脉动阵列结构进行重构从而支持不同数据流下的混合精度卷积运算，根据不同神经网络的不同计算场景提升卷积计算效率，对神经网络的训练和推理有良好的加速效果。

技术领域

本发明涉及人工智能技术领域，尤其涉及的是一种用于混合精度神经网络计算的可重构脉动阵列系统。

背景技术

在人工智能领域，卷积神经网络的应用十分广泛，涵盖语音识别、图像识别、图像分割、自然语言处理等。在卷积神经网络中，大部分的运算都发生在卷积层上。因此，加速卷积神经网络计算的核心在于加快卷积层的计算。而数据在做卷积运算时需要被多次调用，如果数据的读取写入主要通过存储单元和计算单元的交互，会极大增加了卷积神经网络的处理时间，降低了卷积神经网络的效率。为了加快卷积层的计算，必须进行数据复用，以实现对片上数据的有效利用，降低从片外读取数据的次数。脉动阵列能够很好的实现数据复用，从而加快卷积层的运算。

为了满足计算上对功耗、性能、精度的要求，量化精度进一步精细化到神经网络不同层选择不同精度，计算时需要满足混合精度的计算需求。常规加速器的计算位宽确定，若要进行低精度计算会将高位置零，这将造成硬件资源的浪费。为减小低精度计算时硬件资源的浪费，提高计算的效率，需要设计一款能充分提高位宽利用率的支持混合精度可重构的脉动阵列加速器。

因此，现有技术还有待改进和发展。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种用于混合精度神经网络计算的可重构脉动阵列系统，旨在解决现有技术中卷积神经网络的效率低，功耗大、性能低、精度差，造成硬件资源浪费的问题。

本发明解决问题所采用的技术方案如下：

第一方面，本发明实施例提供一种用于混合精度神经网络计算的可重构脉动阵列系统，其中，所述可重构脉动阵列系统包括：可重构脉动阵列模块，与所述可重构脉动阵列模块耦合连接的多精度数据流重构模块，以及与所述多精度数据流重构模块耦合连接的DRAM片外存储器，所述多精度数据流重构模块用于对混合精度神经网络的运算进行加速；所述DRAM片外存储器用于存储数据；其中，可重构脉动阵列模块包括可重构PE单元，输入图像矩阵，卷积核矩阵，片上网络单元。

在一种实现方式中，其中，所述可重构PE单元包括可重构乘法器，可重构加法器，选择器；所述可重构PE单元用于重构乘法器和加法器的计算逻辑。

在一种实现方式中，其中，所述可重构PE单元在预设的精度信号下，将接收的矩阵数据存储，并将脉动数据流输入到可重构乘法器；所述可重构乘法器根据精度信号进行重构，并将乘法运算结果输出给加法器；所述加法器根据控制信号来执行累加，并将累加结果输出到所述选择器。

在一种实现方式中，其中，所述可重构PE单元还包括PE缓存器，所述可重构PE单元在预设周期对输入的脉动数据进行一次乘累加操作，并得到的乘累加结果存储在PE缓存器中。

在一种实现方式中，其中，所述可重构脉动阵列系统还包括阵列适应模块，所述阵列适应模块在预设的精度信号下，将更新矩阵输入给可重构脉动阵列模块。

在一种实现方式中，其中，所述片上网络单元管理所述PE缓存器的数据输出。

在一种实现方式中，其中，所述输入图像矩阵的每一行按顺序输入到可重构脉动阵列模块对应的行中；所述卷积核矩阵的每一列按顺序输入到可重构脉动阵列模块对应的列中。