[发明专利]一种高压低阻功率LDMOS

权利要求书

1.一种高压低阻功率LDMOS，包括沿器件垂直方向自下而上依次层叠设置的P衬底(1)、N漂移区(2)和顶层结构，其中顶层结构包括场板结构和集成二极管结构；

沿器件横向方向，N漂移区(2)的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和集成二极管分别位于漏极结构两侧，且所述场板结构位于源极结构和漏极结构之间；

所述的源极结构包括P阱区(31)、P+体接触区(41)和第一N+重掺杂区(5)；所述P+体接触区(41)和所述第一N+重掺杂区(5)相互接触并列位于P阱区(31)上表面远离N漂移区(2)的一端，且所述第一N+重掺杂区(5)在靠近N漂移区(2)的一侧，P+体接触区(41)和第一N+重掺杂区(5)表面共同引出源极电极；

所述漏极结构包括N缓冲区(72)和第二N+重掺杂区(92)；所述第二N+重掺杂区(92)位于N缓冲区(72)上表面，所述第二N+重掺杂区(92)的引出端为漏极电极；

其特征在于，所述场板结构由凸起部分和平面部分构成，其中凸起部分从源极结构上表面延伸至N漂移区(2)上表面，从而使沿源极到漏极方向，场板结构在器件俯视图上呈“凸”字型；所述凸起部分为第一介质层(82)和覆盖在第一介质层(82)上的P阱掺杂区(32)，平面部分为第一介质层(82)和覆盖在第一介质层(82)上的P型区(6)，P阱掺杂区(32)和P型区(6)的连接方式为，P阱掺杂区(32)一侧的末端嵌入P型区(6)，并形成向漏极结构方向内凹的弧面，且弧面两端之间的纵向宽度大于P阱掺杂区(32)的纵向宽度；P阱掺杂区(32)另一侧的末端覆盖部分P+体接触区(41)的上表面，在P+体接触区(41)和P型区(6)之间的P阱掺杂区(32)被P阱区(31)包围，使得P阱掺杂区(32)不与第一N+重掺杂区(5)和N漂移区(2)接触，且P阱区(31)还隔离第一N+重掺杂区(5)和N漂移区(2)；所述P阱掺杂区(32)另一侧的上层还具有第一P+重掺杂区(42)，第一P+重掺杂区(42)向靠近P型区(6)的方向延伸至超出P+体接触区(41)的边缘，第一P+重掺杂区(42)超出P+体接触区(41)边缘部分的横向宽度小于第一N+重掺杂区(5)的横向宽度；在P型区(6)与漏极结构之间的第一介质层(82)上表面还具有第一N掺杂区(71)，第一N掺杂区(71)上层与漏极结构相邻的一侧还具有第三N+重掺杂区(91)；

所述集成二极管结构包括第一介质层(82)和位于第一介质层(82)上表面的P掺杂区(11)和第二N掺杂区(73)，第二N掺杂区(73)与漏极结构相邻，且第二N掺杂区(73)与漏极结构相邻一侧的上层还具有第四N+重掺杂区(93)；P掺杂区(11)上层嵌入有第二P+重掺杂区(12)；第四N+重掺杂区(93)和第三N+重掺杂区(91)通过金属导线相连，所述第二P+重掺杂区(12)的引出端与漏极短接；

所述栅极结构为平面栅结构，平面栅结构位于第一介质层(82)和第一N+重掺杂区(5)之间的N漂移区(2)上表面，包括栅介质层(81)和覆盖在栅介质层(81)上表面的导电材料(10)；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N+重掺杂区(5)上表面和P型区(6)上表面，同时沿纵向方向，平面栅结构还覆盖P阱掺杂区(32)，但是平面栅结构与第一P+重掺杂区(42)之间具有间距，导电材料(10)和第一P+重掺杂区(42)上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。

2.根据权利要求1所述的一种高压低阻功率LDMOS，其特征在于，所述P型区(6)从源极结构到漏极结构的方向，采用的掺杂方式为掺杂浓度由高到低的阶梯掺杂。