[发明专利]无刷直流马达驱动方法

说明书

一种无刷直流马达驱动方法，用以驱动多个无刷直流马达，包括：采用AD采集无刷直流马达中的BLDC电流值数据；采用ARM芯片将FPGA芯片中的无刷直流马达的霍尔码盘数据经过总线读取后，并根据无刷直流马达的霍尔码盘数据计算得到电机控制值，电机控制值经由总线回传至FPGA芯片；采用FPGA芯片接收ARM芯片发出的电机控制值，以及用以存储无刷直流马达的霍尔码盘数据，并且，FPGA芯片具有多个NMOS；其中，FPGA芯片根据电机控制值控制对应的多个NMOS开路或是闭合，以发出BLDC电流值，借此，时间同步地驱动无刷直流马达。

本申请是申请号201910347706.8、申请日为2019年4月28日、发明名称为“无刷直流马达驱动整合系统及驱动方法”的发明专利申请的分案申请。

技术领域

本发明为提供一种无刷直流马达驱动整合系统及方法，特别是可通过FPGA芯片整合控制多个无刷直流马达的驱动装置以及驱动方法。

背景技术

现有的BLDC(无刷直流马达，Brushless DC Motor)驱动模块中，大部分是针对单个BLDC进行驱动，其所采用单个ARM芯片架构建置而成的MCU(微控制单元)以驱动单个BLDC。例如，某现有技术揭示了一种BLDC控制系统，就是采用以ARM芯片架构形成的MCU发出马达控制信号以驱动BLDC。配合霍尔传感器侦测马达运转方向以及采样电阻侦测运转速度，并将侦测数值直接回传给MCU，以使MCU发出下一时间的控制信号，实时调整马达控制信号。此MCU亦具有判断是否关断马达的手段。经由判断马达运作时的电流是否超过阈值电流，以决定是否关断马达。但是，本发明的无刷直流电机控制系统只能控制单个BLDC，不能一次同时控制多个BLDC。

如果在同一时间内同时需要驱动多个BLDC，就要使用多个ARM芯片构成的驱动模块来驱动BLDC。请参考图1，是另一件现有技术的无刷直流马达驱动装置架构的示意图。此无刷直流马达驱动装置可以驱动至少3个BLDC。且其架构类似于传统驱动单个BLDC的BLDC控制系统，靠着在驱动电路板中新增加的中央处理器当成主控端(Master)，以驱动多个BLDC从端(Slave)。此中央处理器也可以实时接收多个BLDC运转时所传来的回馈信号，以当做下一时间发驱动电路板发出BLDC驱动信号的参考。

但是，若是要驱动较多个BLDC，例如驱动10个BLDC时，就需要10个ARM芯片，这样就会造成驱动电路板占据空间变大；即便将驱动电路板中的中央处理器、ARM芯片、电机驱动电路与霍尔码盘处理电路集成芯片化，遇到要驱动多个BLDC仍需要较大的芯片面积。而且，驱动越多BLDC时，中央处理器变更硬件架构的手续是越繁杂的。

另一方面，BLDC所要用到的PWM资源较多，单个BLDC需要与6个互补的PWM信号相接，也就是图1中的一个PWM401有6个互补的PWM信号，而ARM芯片架构下所建立的单个ARM芯片的集成电路管脚最多只能连接32个互补PWM信号，所以单个ARM芯片不可能与超过6个的BLDC资源相连接。

而且多个驱动模块是经由多个总线分别控制多个BLDC，总线通讯机制的延迟时间较长，例如图2所示的，单个PWM 401所发出的控制信号的时间与由霍尔码盘处理电路30所实时侦测到的Hall信号就会存在了时间差τ1与τ2，τ1是在3ms至5ms之间的任一个值，τ2是在4ms至6ms，这样就造成多个驱动模块不能有效实现电机控制的同步性(一般单个电机控制的同步性是指τ1与τ2小于10us)。所以现有的BLDC驱动模块根本不能实现高精度的、多个BLDC的同步协调控制。

再者，对于驱动多个输出功率超过1000瓦BLDC的BLDC驱动模块，因为BLDC驱动模块中，多个ARM芯片需集成在一小面积的印刷电路板(后简称为PCB)上，且PCB表面的铺铜会因流过的大电流所产生的超过额定功率的大功率及高温而存在烧毁的风险。多个ARM芯片集成到一块PCB板上，各个绕线距离过近，也容易有相互干扰问题。

发明内容

为了改善现有技术所提及的缺失，本发明的目的是提供一种无刷直流马达驱动整合系统。