[发明专利]半导体器件及其形成方法

说明书

提供半导体器件及其形成方法。半导体器件包括：第一逻辑管芯，包括第一通孔；图像传感器管芯，混合接合至第一逻辑管芯；以及第二逻辑管芯，接合至第一逻辑管芯。第一逻辑管芯的前侧面向图像传感器管芯的前侧。第二逻辑管芯的前侧面向第一逻辑管芯的后侧。第二逻辑管芯包括电耦合至第一通孔的第一导电焊盘。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速的增长。大多数情况下，集成密度的提高是由于最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯的封装技术的需求。这种封装系统的示例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产功能增强且占用面积小的半导体器件。

发明内容

本发明的实施例提供了一种半导体器件，包括：第一逻辑管芯，包括第一通孔；图像传感器管芯，混合接合至所述第一逻辑管芯，所述第一逻辑管芯的前侧面向所述图像传感器管芯的前侧；以及第二逻辑管芯，接合至所述第一逻辑管芯，所述第二逻辑管芯的前侧面向所述第一逻辑管芯的后侧，所述第二逻辑管芯包括电耦合至所述第一通孔的第一导电焊盘。

本发明的另一实施例提供了一种半导体器件，包括：第一逻辑管芯，所述第一逻辑管芯的前侧包括第一绝缘层和第一导电焊盘，所述第一逻辑管芯的后侧包括第二绝缘层和第二导电焊盘；图像传感器管芯，接合至所述第一逻辑管芯，所述图像传感器管芯的前侧包括第三绝缘层和第三导电焊盘，所述第三导电焊盘与所述第一导电焊盘物理接触，所述第三绝缘层与所述第一绝缘层物理接触；以及第二逻辑管芯，接合至所述第一逻辑管芯，所述第二逻辑管芯的前侧包括第四绝缘层和第四导电焊盘，所述第四绝缘层面向所述第二绝缘层。

本发明的又一实施例提供了一种形成半导体器件的方法，包括：将逻辑晶圆接合至图像传感器晶圆，所述逻辑晶圆的前侧包括第一导电焊盘，所述图像传感器晶圆的前侧包括第二导电焊盘，其中，将所述逻辑晶圆接合至所述图像传感器晶圆包括将所述第一导电焊盘直接接合至所述第二导电焊盘；在所述逻辑晶圆的后侧上形成第一再分布结构；以及将逻辑管芯接合至所述第一再分布结构，所述逻辑管芯的前侧包括第三导电焊盘，其中，所述第三导电焊盘电耦合至所述第一再分布结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的集成电路管芯的截面图。

图2示出了根据一些实施例的集成电路管芯的截面图。

图3示出了根据一些实施例的集成电路管芯的截面图。

图4示出了根据一些实施例的集成电路管芯的截面图。

图5至图18示出了根据一些实施例的在形成封装件的工艺期间的中间步骤的截面图。

图19示出了根据一些实施例的封装件的截面图。

图20示出了根据一些实施例的封装件的截面图。

图21示出了根据一些实施例的封装件的截面图。

图22至图27示出了根据一些实施例的在形成封装件的工艺期间的中间步骤的截面图。

图28示出了根据一些实施例的封装件的截面图。

图29示出了根据一些实施例的封装件的截面图。

图30示出了根据一些实施例的封装件的截面图。