[发明专利]薄膜晶体管及其制造方法在审
申请号: | 202110182022.4 | 申请日: | 2021-02-09 |
公开(公告)号: | CN113345966A | 公开(公告)日: | 2021-09-03 |
发明(设计)人: | 大田裕之;迫精伍;加藤久幸 | 申请(专利权)人: | 堺显示器制品株式会社 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L21/336 |
代理公司: | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人: | 叶乙梅 |
地址: | 日本国大*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 及其 制造 方法 | ||
1.一种薄膜晶体管,其特征在于,包括:
基板;
栅极电极,其由所述基板支承;
栅极绝缘膜,其覆盖所述栅极电极;
主体层,其为形成在所述栅极绝缘膜上的半导体层,且在所述栅极电极的上方包含:第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道区域;
沟道阻挡物,其形成在所述主体层的所述沟道区域上;
第一接触层,其形成在所述主体层的所述第一区域上;
第二接触层,其形成在所述主体层的所述第二区域上;
源极电极,其形成在所述第一接触层上,并经由所述第一接触层与所述第一区域电连接;以及
漏极电极,其形成在所述第二接触层上,并经由所述第二接触层与所述第二区域电连接,
所述第一接触层以及所述第二接触层分别包含第一非晶硅层,所述第一非晶硅层与所述源极电极或所述漏极电极直接接触且包含有杂质,
所述主体层的所述第一区域以及所述第二区域的各自的厚度小于所述主体层的所述沟道区域的厚度,
所述主体层的所述第一区域以及所述第二区域分别包含第二非晶硅层,所述第二非晶硅层相比于所述第一非晶硅层以低浓度包含有杂质。
2.根据权利要求1所述的薄膜晶体管,其特征在于,
所述主体层的所述沟道区域由非掺杂的非晶硅构成。
3.根据权利要求1所述的薄膜晶体管,其特征在于,
所述第一接触层以及所述第二接触层的各自的下表面比所述主体层的所述沟道区域的上表面更靠近所述栅极电极侧。
4.根据权利要求1所述的薄膜晶体管,其特征在于,
所述主体层的所述第一区域以及所述第二区域的各自的厚度为所述主体层的所述沟道区域的厚度的30~70%。
5.根据权利要求1所述的薄膜晶体管,其特征在于,
所述第二非晶硅层的杂质浓度为1E15个/cm3~1E17个/cm3。
6.根据权利要求1所述的薄膜晶体管,其特征在于,
所述第一非晶硅层的杂质浓度为1E18个/cm3~1E20个/cm3。
7.根据权利要求1所述的薄膜晶体管,其特征在于,
所述第一非晶硅层的杂质浓度为所述第二非晶硅层的杂质浓度的100倍以上且为10000倍以下。
8.根据权利要求1~7中的任一项所述的薄膜晶体管,其特征在于,
所述第一接触层以及所述第二接触层分别包含一组以上第三非晶硅层与非掺杂的第四非晶硅层的组合,所述第三非晶硅层相比于所述第一非晶硅层以低浓度且相比于所述第二非晶硅层以高浓度包含有杂质。
9.根据权利要求8所述的薄膜晶体管,其特征在于,
形成在所述第三非晶硅层与所述第四非晶硅层之间的界面的耗尽层的厚度在电压断开的状态下为
10.根据权利要求8所述的薄膜晶体管,其特征在于,
所述第三非晶硅层的杂质浓度为1E17个/cm3~1E19个/cm3。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于堺显示器制品株式会社,未经堺显示器制品株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110182022.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:驱动面板的集成电路和包括集成电路的显示装置
- 下一篇:显示装置
- 同类专利
- 专利分类