[发明专利]用于霍尔效应器件的半导体堆叠

权利要求书

1.一种用于霍尔效应器件的半导体堆叠，所述半导体堆叠包括：

底部势垒，所述底部势垒包括Al_xGa_1-xAs；

沟道，所述沟道包括In_yGa_1-yAs，所述沟道在所述底部势垒上；

沟道势垒，所述沟道势垒具有至少2nm且小于或等于15nm的厚度，并且所述沟道势垒至少包括第一层，所述第一层包括Al_zGa_1-zAs，其中0.1≤z≤0.22，其中所述第一层具有至少2nm的厚度，其中所述底部势垒和所述第一层的导带底高于所述沟道的导带底，所述沟道势垒在所述沟道上；

掺杂层，所述掺杂层包括成分Al、Ga和As并且掺杂有n型掺杂剂，所述掺杂层在所述沟道势垒上；

顶部势垒，所述顶部势垒包括成分Al、Ga和As，所述顶部势垒在所述掺杂层上，

其中所述沟道势垒包括在所述第一层和所述沟道之间的第二层，所述第二层包括Al_vGa_1-vAs，其中0.2≤v≤0.6，并且所述第二层具有至少2nm且小于或等于6nm的厚度，其中所述第二层具有比所述第一层更高的导带底。

2.根据权利要求1所述的半导体堆叠，其特征在于，所述沟道中In的浓度使得0.01≤y≤0.2，并且其中所述沟道具有10nm与20nm之间的厚度。

3.根据权利要求1所述的半导体堆叠，其特征在于，所述底部势垒中Al的浓度使得0.1≤x≤0.4。

4.根据权利要求1所述的半导体堆叠，其特征在于，0.2≤v≤0.4。

5.根据权利要求1所述的半导体堆叠，其特征在于，所述掺杂层中所述n型掺杂剂的掺杂浓度在10×10¹¹cm^-2与0.8×10¹²cm^-2之间。

6.根据权利要求1所述的半导体堆叠，其特征在于，所述掺杂层具有低于5nm且高于1nm的厚度。

7.根据权利要求1所述的半导体堆叠，其特征在于，所述掺杂层的Al、Ga、As成分使得对于Al_wGa_1-wAs，0.1≤w≤0.22。

8.根据权利要求1所述的半导体堆叠，其特征在于，所述顶部势垒的厚度在40nm与2μm之间。

9.根据权利要求1所述的半导体堆叠，其特征在于，所述顶部势垒的Al、Ga、As成分使得对于Al_tGa_1-tAs，0.1≤t≤0.3。

10.根据权利要求1所述的半导体堆叠，其特征在于，所述底部势垒具有40nm与500nm之间的厚度。

11.根据权利要求1所述的半导体堆叠，其特征在于，n掺杂盖层存在于所述顶部势垒上。

12.根据权利要求1所述的半导体堆叠，其特征在于，所述底部势垒存在于衬底上或存在于所述衬底上的缓冲层上。

13.一种包括根据权利要求1所述的半导体堆叠的霍尔效应器件，其特征在于，欧姆接触件设于所述顶部势垒上。