[发明专利]沟道孔缺陷的改进方法、检测方法及检测系统

说明书

一种沟道孔缺陷的改进方法、检测方法及检测系统，所述检测方法包括：提供待检测半导体结构，所述待检测半导体结构包括：半导体衬底，位于所述半导体衬底上的牺牲层和隔离层交替层叠的堆叠结构，贯穿所述堆叠结构的若干沟道孔，位于所述沟道孔底部的半导体衬底中的凹槽，位于凹槽中的半导体外延层；位于所述沟道孔侧壁表面和部分半导体外延层表面的电荷存储层；位于所述电荷存储层表面的沟道层；提供标准灰度图像；去除所述半导体衬底上的堆叠结构，暴露出所述半导体外延层；通过检测获得所述半导体外延层表面的灰度图像；将所述检测获得的灰度图像与标准灰度图像进行比较，判断所述沟道孔是否存在DVC缺陷。

技术领域

本发明涉及半导体制作领域，尤其涉及一种沟道孔缺陷的改进方法、检测方法及检测系统。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。

现有3D NAND存储器的形成过程一般包括：在衬底上形成氮化硅层和氧化硅层交替层叠的堆叠层；刻蚀所述堆叠层，在堆叠层中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxial Growth)形成半导体外延层，比如外延硅层，通常该半导体外延层也称作SEG；在所述沟道孔中形成存储结构，所述存储结构包括位于沟道孔侧壁的电荷存储层和位于电荷存储层上的沟道层，所述沟道层与半导体外延层(SEG)连接。

现有在沟道孔中形成存储结构的过程一般包括：在所述沟道孔的侧壁和半导体外延层的表面依次形成电荷存储层和位于电荷存储层上的第一沟道层；刻蚀去除所述沟道孔底部的部分第一沟道层和电荷存储层，在所述沟道孔底部形成贯穿所述第一沟道层和电荷存储层的开口，所述开口暴露出部分所述半导体外延层的表面；形成开口后，在剩余的第一沟道层表面和开口中形成第二沟道层，所述第一沟道层和第二沟道层构成沟道层。

但在实际刻蚀去除所述沟道孔底部的部分第一沟道层和电荷存储层，形成开口的过程中，由于工艺制程等因素的影响，会存在开口未打开或者未完全打开的问题，后续在形成第二沟道层时，存在第二沟道层不能与半导体外延层连接问题，或者第二沟道层与半导体外延层接触面积很小的问题，这种问题称之为DVC(Dark Voltage Contrast，DVC，暗电压衬度)缺陷，但是DVC缺陷不能被现有的EBI(Electrons Beam Inspection，EBI)检测方法检测到，因而亟需一种能有效检测DVC缺陷的方法。

发明内容

本发明所要解决的技术问题是提供一种能有效检测DVC缺陷的方法。

本发明提供了一种沟道孔缺陷的检测方法，其特征在于，包括：

提供待检测半导体结构，所述待检测半导体结构包括：半导体衬底，位于所述半导体衬底上的牺牲层和隔离层交替层叠的堆叠结构，贯穿所述堆叠结构的若干沟道孔，位于所述沟道孔底部的半导体衬底中的凹槽，位于所述凹槽中的半导体外延层；位于所述沟道孔侧壁表面和半导体外延层表面的电荷存储层；位于所述半导体外延层上的电荷存储层中的开口；

提供标准灰度图像；

去除所述半导体衬底上的堆叠结构，暴露出所述半导体外延层；

通过检测获得所述半导体外延层表面对应的灰度图像；

将所述检测获得的灰度图像与标准灰度图像进行比较，判断所述沟道孔是否存在DVC缺陷。

可选的，所述待检测半导体结构还包括：位于所述电荷存储层表面的沟道层，所述沟道层包括第一沟道层，所述开口贯穿所述第一沟道层；所述电荷存储层包括阻挡层、位于阻挡层上的电荷捕获层以及位于电荷捕获层上的隧穿层。