[发明专利]一种高速8/9预分频器电路与其控制方法及包括其的锁相环

权利要求书

1.一种高速8/9双模预分频器，包括10个TSPC锁存器L1-L10、1个与非门(G2)、1个或非门(G3)、第一非门(G1)以及第二非门(G4)；其特征在于：TSPC锁存器L1、L3、L5、L7及L9为第一类型锁存器，TSPC锁存器L2、L4、L6、L8及L10为第二类型锁存器；

其中，TSPC锁存器L1-L8串联连接且TSPC锁存器L8的输出端Q连接第二非门(G4)后作为所述双模预分频器的输出端；TSPC锁存器L9的输出端Q连接与非门(G2)的一个输入端，与非门(G2)的另一个输入端为模控制输入信号MC，其输出端经过第一非门(G1)连接TSPC锁存器L10的输入端D，或非门(G3)的输出端连接TSPC锁存器L1的输入端D，其两个输入端分别连接TSPC锁存器L10的输出端Q以及TSPC锁存器L9的输入端D；

其中，所有的TSPC锁存器L1-10具有相同的控制时钟信号；

所述第一类型锁存器由6个MOS管组成，包括2个PMOS管和4个NMOS管，PMOS管MP1与PMOS管MP2的源极均接到电源，NMOS管MN2和NMOS管MN4的源极均接地，第一类型锁存器输入时钟CK控制PMOS管MP1、NMOS管MN2和MN3的栅极，第一类型锁存器输入信号D接NMOS管MN1的栅极，PMOS管MP1的漏极与NMOS管MN1的漏极相接，并作为PMOS管MP2、NMOS管MN4的栅极控制信号，NMOS管MN1源极与NMOS管MN2的漏极相接，NMOS管MN3的漏极与PMOS管MP2的漏极相接，并作为输出信号Q，NMOS管MN3源极与NMOS管MN4漏极相接；

所述第二类型锁存器由6个MOS管组成，包括2个NMOS管和4个PMOS管，PMOS管MP3与MP6的源极均接到电源，NMOS管MN5和MN6的源极均接地，第二类型锁存器输入时钟CK控制PMOS管MP3、NMOS管MN5、PMOS管MP5的栅极，第二类型锁存器输入信号D接PMOS管MP4的栅极，PMOS管MP4的漏极与NMOS管MN5的漏极相接，并作为PMOS管MP6、NMOS管MN6的栅极控制信号，PMOS管MP4源极与PMOS管MP3的漏极相接，NMOS管MN6的漏极与PMOS管MP5的漏极相接，并作为输出信号Q，PMOS管MP6源极与PMOS管MP5漏极相接。

2.一种锁相环中的吞脉冲式可编程分频器，其特征在于：包括如权利要求1所述的高速8/9双模预分频器、M计数器、A计数器，其中，M为M计数器的模值，A为A计数器的模值，M和A均为整数。

3.一种如权利要求1所述的高速8/9双模预分频器的控制方法，其特征在于：当所述高速8/9双模预分频器的模控制输入信号MC为低时，与非门(G2)输出为高电平，反相器(G1)输出低电平，第二类型锁存器L10输出也保持为低电平，所述高速8/9双模预分频器的分频比为8，当模控制输入信号MC为高时，第一类型锁存器L9和第二类型L10参与分频作用，使得预分频器分频比为9。

4.如权利要求3所述的控制方法，其特征在于：当电源电压1.2V，输入时钟为600mV正弦波时，所述的高速8/9双模预分频器的工作范围为0.5GHz-14.5GHz，平均电流低于1mA。

5.一种锁相环，其包括如权利要求1所述的高速8/9双模预分频器。