[发明专利]电路板的制作方法及电路板

说明书

本发明属于电路板技术领域，具体涉及一种电路板的制作方法及电路板，用于解决电路板的成品率低、拼板利用率低的技术问题。该制作方法包括：提供基材层；计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，根据第一差值判断是否进行铺铜补偿；计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值，当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿；在基材层上表面形成n层上线路层，在基材层下表面形成n层下线路层。通过根据第一差值和第二差值进行铺铜补偿，减少了基材层两侧的残铜差异，提高了成品率；电路板没有排版要求，提高了拼板利用率。

技术领域

本发明实施例涉及电路板技术领域，尤其涉及一种电路板的制作方法及电路板。

背景技术

电路板(Printed Circuit Board，简称为PCB)作为电子产品内电子元器件的支撑体和电气连接的载体，对电子产品的性能具有很大影响。随着电子产品小型化、高度集成化发展，对电路板的性能要求也越来越高。

为了提高电路板的布线面积与互连密度，通常在基板上表面和基板下表面分别压合相同层数的导电线路层，形成电路板。相关技术中，制作电路板时通常先提供基板，再在基板上下面分别压合导电层，对导电层表面进行图形化处理以形成线路层，重复线路层的制作直至形成所需层数的电路板。随着电路板的层数增多，其含铜量也增加。当电路板的正反面的累积残铜率的差值过大时，电路板易发生弯翘，导致电路板的成品率较低。

为降低电路板正反面的累积残铜率的差值，电路板采用正反中心对称排版，如图1所示，电路板100的板边区域为非功能区110，非功能区110可以铺铜，电路板100的内部区域中设置有多个设计单元120，两个设计单元120为一组，位于一组内的两个设计单元120正反设置，且中心对称。然而，采用上述排版方式，设计单元120的数量为偶数，电路板100的拼板利用率较低。

因此，急需一种可以兼顾成品率和拼板利用率的电路板。

发明内容

鉴于上述问题，本发明实施例提供一种电路板的制作方法及电路板，用于提高电路板的成品率和拼板利用率。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种电路板的制作方法，其包括：步骤a，提供基材层，所述基材层上表面上用于形成待堆叠的n层上线路层，所述基材层的下表面上用于形成待堆叠的n层下线路层，n为大于1的正整数；步骤b，计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值；当所述第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第一差值小于或者等于预设值；步骤c，计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值；i为正整数，且依次取值2，3，……，n；步骤d，在所述基材层上表面堆叠形成所述n层上线路层，并在所述基材层下表面堆叠形成所述n层下线路层；其中，所述第1层上线路层的残铜率和所述第1层下线路层的残铜率的第一差值，以及所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值均小于或者等于预设值。

本发明实施例提供的电路板的制作方法具有如下优点：