[发明专利]输入输出电路和电路系统

权利要求书

1.一种输入输出电路，其特征在于，包括第一反相单元、第一输出单元、第二输出单元和偏置单元；

所述第一反相单元的控制端与第一控制信号输出端连接，所述第一反相单元的第一输入端与地端连接，所述第一反相单元的第二输入端与所述偏置单元的第一端连接，所述第一反相单元的输出端与所述第一输出单元的控制端连接，所述第一输出单元的输入端与电源信号输入端连接，所述第一输出单元的第一输出端与所述偏置单元的第一端连接，所述第一输出单元的第二输出端和所述第二输出单元的输出端作为所述输入输出电路的输出端，所述第二输出单元的控制端与第二控制信号输出端连接，所述第二输出单元的输入端与所述地端连接；所述偏置单元的第二端与所述电源信号输入端连接，所述偏置单元的第三端与所述输入输出电路的输出端连接，所述偏置单元的第四端与所述地端连接，所述偏置单元用于在所述电源信号输入端提供的电源信号等于零时偏置所述第一输出单元；

所述偏置单元包括第一P型晶体管；所述第一P型晶体管的栅极与所述电源信号输入端连接，所述第一P型晶体管的第一极与所述第一输出单元的第二输出端连接，所述第一P型晶体管的第二极和所述第一P型晶体管的衬底与所述第一反相单元的第二输入端和所述第一输出单元的第一输出端连接；

所述偏置单元还包括第二P型晶体管、第三P型晶体管、第四P型晶体管、第一N型晶体管和第二N型晶体管；

所述第二P型晶体管的栅极与所述地端连接，所述第二P型晶体管的第一极和所述第二P型晶体管的衬底、所述第三P型晶体管的第一极和所述第三P型晶体管的衬底，以及所述第四P型晶体管的第二极和所述第四P型晶体管的衬底与所述第一输出单元的第一输出端连接，所述第二P型晶体管的第二极与所述第三P型晶体管的栅极以及所述第一N型晶体管的第二极连接，所述第一N型晶体管的栅极与所述第一输出单元的第二输出端连接，所述第一N型晶体管的第一极和所述第二N型晶体管的栅极与所述电源信号输入端连接，所述第一N型晶体管的衬底与所述地端连接，所述第三P型晶体管的第二极与所述第四P型晶体管的栅极和所述第二N型晶体管的第二极连接，所述第二N型晶体管的第一极和所述第二N型晶体管的衬底与所述地端连接，所述第四P型晶体管的第一极与所述电源信号输入端连接；

所述第一反相单元包括第五P型晶体管和第三N型晶体管；

所述第五P型晶体管的栅极和所述第三N型晶体管的栅极作为所述第一反相单元的控制端，所述第五P型晶体管的第一极和所述第五P型晶体管的衬底作为所述第一反相单元的第二输入端，所述第五P型晶体管的第二极和所述第三N型晶体管的第二极作为所述第一反相单元的输出端；所述第三N型晶体管的第一极和所述第三N型晶体管的衬底作为所述第一反相单元的第一输入端；所述第一控制信号输入端提供第一控制信号控制所述第五P型晶体管和所述第三N型晶体管的导通或关断；

所述第一输出单元包括第六P型晶体管；所述第二输出单元包括第四N型晶体管；

所述第六P型晶体管的栅极作为所述第一输出单元的控制端，所述第六P型晶体管的第一极作为所述第一输出单元的输入端，所述第六P型晶体管的衬底作为所述第一输出单元的第一输出端，所述第六P型晶体管的第二极作为所述第一输出单元的第二输出端；所述第四N型晶体管的栅极作为所述第二输出单元的控制端，所述第四N型晶体管的第一极和衬底作为所述第二输出单元的输入端，所述第四N型晶体管的第二极作为所述第二输出单元的输出端。

2.根据权利要求1所述的输入输出电路，其特征在于，所述第二P型晶体管的沟道宽长比小于所述第一N型晶体管的沟道宽长比。

3.根据权利要求2所述的输入输出电路，其特征在于，所述第三P型晶体管的沟道宽长比大于所述第二N型晶体管的沟道宽长比。

4.根据权利要求1所述的输入输出电路，其特征在于，还包括第二反相单元和或非门；

所述第二反相单元的电源输入端和所述或非门的电源输入端与所述电源信号输入端连接，所述第二反相单元的输入端与数据信号输入端连接，所述第二反相单元的输出端与所述或非门的第一输入端连接，所述或非门的第二输入端与使能信号输入端连接，所述或非门的输出端作为所述第一控制信号输出端。