[发明专利]高压半导体装置

说明书

本发明公开一种高压半导体装置，其包括半导体基底、第一深阱区、第二深阱区、第一阱区与第二阱区。第一深阱区、第二深阱区、第一阱区与第二阱区设置于半导体基底中。第二深阱区位于第一深阱区之上，第一阱区位于第一深阱区之上，且第二阱区位于第二深阱区之上。第二深阱区的导电型态与第一深阱区的导电型态互补，第二阱区的导电型态与第一阱区以及第二深阱区的导电型态互补。第二深阱区的长度大于或等于第二阱区的长度且小于第一深阱区的长度，且第一阱区与第一深阱区相连。

技术领域

本发明涉及一种高压半导体装置，尤其是涉及一种具有深阱区的高压半导体装置。

背景技术

在具有高压处理能力的功率元件中，双扩散金属氧化物半导体(double-diffusedMOS，DMOS)晶体管元件持续受到重视。常见的DMOS晶体管元件有垂直双扩散金属氧化物半导体(vertical double-diffused MOS，VDMOS)与横向双扩散金属氧化物半导体(LDMOS)晶体管元件。LDMOS晶体管元件因具有较高的操作频宽与操作效率，以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，例如中央处理器电源供应(CPUpower supply)、电源管理系统(power management system)、直流/交流转换器(AC/DCconverter)以及高功率或高频段的功率放大器等等。LDMOS晶体管元件主要的特征为利用设置具有低掺杂浓度的横向扩散漂移区域来缓和源极端与漏极端之间的高电压，因此可使LDMOS晶体管元件获得较高的击穿电压(breakdown voltage)。然而，随着相关产品的要求越来越高，如何通过在结构或/及制作工艺上的设计调整来改善高压半导体元件的电性表现、耐压能力或/及可靠度等仍是相关领域人员持续努力的方向。

发明内容

本发明提供了一种高压半导体装置，利用在半导体基底中设置导电型态互补的多个深阱区来改善高压半导体装置的电性表现。

本发明的一实施例提供一种高压半导体装置，其包括一半导体基底、一第一深阱区、一第二深阱区、一第一阱区、一第二阱区以及一栅极结构。第一深阱区、第二深阱区、第一阱区以及第二阱区设置于半导体基底中。第二深阱区在一垂直方向上位于第一深阱区之上，第一阱区在垂直方向上位于第一深阱区之上，且第二阱区在垂直方向上位于第二深阱区之上。第二深阱区的导电型态与第一深阱区的导电型态互补，第二阱区的导电型态与第一阱区的导电型态互补，且第二阱区的导电型态与第二深阱区的导电型态互补。栅极结构设置于半导体基底上，且第一阱区的一部分以及第二阱区的一部分分别设置于栅极结构于一水平方向上的相对两侧。第二深阱区在水平方向上的长度大于或等于第二阱区在水平方向上的长度且小于第一深阱区在水平方向上的长度，且第一阱区与第一深阱区相连。

附图说明

图1为本发明第一实施例的高压半导体装置的示意图；

图2为本发明一实施例的高压半导体装置的制作方法流程示意图；

图3为本发明第二实施例的高压半导体装置的示意图；

图4为本发明第三实施例的高压半导体装置的示意图；

图5为本发明另一实施例的高压半导体装置的制作方法流程示意图；

图6为本发明第四实施例的高压半导体装置的示意图；

图7为本发明第五实施例的高压半导体装置的示意图；

图8为本发明第六实施例的高压半导体装置的示意图；

图9为本发明第七实施例的高压半导体装置的示意图；

图10为本发明第八实施例的高压半导体装置的示意图；

图11为本发明第九实施例的高压半导体装置的示意图；

图12为本发明第十实施例的高压半导体装置的示意图；