[发明专利]用于执行16位浮点向量点积指令的系统和方法

权利要求书

1.一种芯片，包括：

多个存储器控制器；

第二级(L2)高速缓存存储器，耦合至所述多个存储器控制器；

处理器，耦合至所述多个存储器控制器，并且耦合至所述L2高速缓存存储器，所述处理器具有多个核，所述多个核包括用于响应于指令而进行以下操作的核，所述指令具有包括多个16位浮点数据元素的第一源操作数、包括多个16位浮点数据元素的第二源操作数、以及包括多个浮点数据元素的第三源操作数：

将来自所述第一源操作数的多个16位浮点数据元素与来自所述第二源操作数的多个16位浮点数据元素中的对应的16位浮点数据元素相乘以生成多个对应的乘积，其中，来自所述第一源操作数的16位浮点数据元素与来自所述第二源操作数的16位浮点数据元素各自具有符号位、8位的指数、以及七个显式尾数位；

通过将所述多个乘积与来自所述第三源操作数的所述多个浮点数据元素中的对应的浮点数据元素累加以生成多个结果浮点数据元素，其中，所述结果浮点数据元素被饱和至零或根据就近向偶舍入被舍入；以及

将所述多个结果浮点数据元素存储在目的地中；

互连，耦合至所述处理器；以及

总线控制器，耦合至所述处理器。

2.如权利要求1所述的芯片，其中，来自所述第一源操作数的16位浮点数据元素和来自所述第二源操作数的16位浮点数据元素各自为BF16格式数据元素。

3.如权利要求1所述的芯片，其中，所述核用于利用无限精度将来自所述第一源操作数的多个16位浮点数据元素与来自所述第二源操作数的多个16位浮点数据元素中的对应的16位浮点数据元素相乘。

4.如权利要求1所述的芯片，进一步包括指令转换器，用于将所述指令转换为能由所述核执行的不同指令集的一条或多条指令。

5.如权利要求1所述的芯片，其中，所述多个核包括图形核。

6.如权利要求1所述的芯片，其中，所述多个核是异构的。

7.如权利要求1所述的芯片，其中，所述处理器进一步包括：

第一寄存器，用于存储所述第一源操作数；以及

第二寄存器，用于存储所述第二源操作数。

8.如权利要求1所述的芯片，其中，所述处理器包括：

附加高速缓存存储器；以及

寄存器堆。

9.如权利要求1所述的芯片，其中，来自所述第一源操作数的16位浮点数据元素和来自所述第二源操作数的16位浮点数据元素各自具有一个隐式尾数位。

10.一种系统，包括：

如权利要求1至9中任一项所述的芯片；以及

系统存储器，所述系统存储器与所述芯片耦合。

11.一种方法，包括：

利用处理器的多个核处理数据，所述多个核包括核；

利用所述核执行指令，所述指令具有包括多个16位浮点数据元素的第一源操作数、包括多个16位浮点数据元素的第二源操作数、以及包括多个浮点数据元素的第三源操作数；其中，执行所述指令包括：

将来自所述第一源操作数的多个16位浮点数据元素与来自所述第二源操作数的多个16位浮点数据元素中的对应的16位浮点数据元素相乘以生成多个对应的乘积，其中，来自所述第一源操作数的16位浮点数据元素与来自所述第二源操作数的16位浮点数据元素各自具有符号位、8位的指数、以及七个显式尾数位；

通过将所述多个乘积与来自所述第三源操作数的所述多个浮点数据元素中的对应的浮点数据元素累加以生成多个结果浮点数据元素，其中，所述结果浮点数据元素被饱和至零或根据就近向偶舍入被舍入；以及

将所述多个结果浮点数据元素存储在目的地中。