[发明专利]半导体结构和集成电路以及用于形成三维沟槽电容器的方法

权利要求书

1.一种半导体结构，包括：

第一衬底和第二衬底；

第一沟槽电容器和第二沟槽电容器，分别延伸至所述第一衬底的正面和所述第二衬底的正面中，其中，所述第一衬底的所述正面和所述第二衬底的所述正面彼此面对；

多个导线和多个通孔，堆叠在所述第一沟槽电容器和所述第二沟槽电容器之间，并且电连接至所述第一沟槽电容器和所述第二沟槽电容器；以及

第一贯穿衬底通孔，从与所述第一衬底的所述正面相反的所述第一衬底的背面延伸穿过所述第一衬底，其中，所述导线和所述通孔将所述第一贯穿衬底通孔电连接至所述第一沟槽电容器和所述第二沟槽电容器。

2.根据权利要求1所述的半导体结构，还包括：

第一介电层，位于所述第一沟槽电容器和所述第一衬底之间，其中，所述第一沟槽电容器完全穿过所述第一介电层延伸至所述第一衬底的所述正面中。

3.根据权利要求2所述的半导体结构，其中，所述第一介电层的厚度约等于所述第一衬底的厚度和所述第二衬底的厚度之间的差值。

4.根据权利要求1所述的半导体结构，其中，所述多个导线和所述多个通孔分组为导线和通孔的第一交替堆叠件以及导线和通孔的第二交替堆叠件，并且其中，所述第一交替堆叠件和所述第二交替堆叠件彼此间隔开，并且通过所述第一贯穿衬底通孔电连接在一起。

5.根据权利要求1所述的半导体结构，其中，所述多个导线和所述多个通孔限定从所述第一贯穿衬底通孔延伸至所述第一沟槽电容器的第一导电路径，并且还限定从所述第一贯穿衬底通孔延伸至所述第二沟槽电容器的第二导电路径，并且其中，所述第一导电路径和所述第二导电路径不重叠。

6.根据权利要求1所述的半导体结构，其中，所述多个导线和所述多个通孔分组为导线和通孔的第一交替堆叠件以及导线和通孔的第二交替堆叠件，其中，所述第一交替堆叠件和所述第二交替堆叠件在混合接合界面处直接接触，并且其中，所述第一贯穿衬底通孔从所述第一衬底的所述背面延伸穿过所述第一衬底，并且终止于所述混合接合界面和所述第一衬底之间。

7.根据权利要求1所述的半导体结构，其中，所述多个导线和所述多个通孔限定从所述第一贯穿衬底通孔延伸至所述第一沟槽电容器的第一导电路径，并且还限定从所述第一贯穿衬底通孔延伸至所述第二沟槽电容器的第二导电路径，并且其中，所述第一导电路径和所述第二导电路径部分地重叠。

8.根据权利要求1所述的半导体结构，还包括：

第二贯穿衬底通孔，从所述第一衬底的所述背面延伸穿过所述第一衬底，并且其中，所述导线和所述通孔将所述第二贯穿衬底通孔电连接至所述第一沟槽电容器和所述第二沟槽电容器。

9.一种集成电路，包括：

第一集成电路管芯，包括第一衬底、位于所述第一衬底下面的第一互连结构、以及第一沟槽电容器，其中，所述第一沟槽电容器延伸至所述第一衬底中，并且位于所述第一衬底和所述第一互连结构之间；

第二集成电路管芯，位于所述第一集成电路管芯下方，并且直接接合至所述第一集成电路管芯，其中，所述第二集成电路管芯包括第二衬底、位于所述第二衬底上面的第二互连结构、以及第二沟槽电容器，并且其中，所述第二沟槽电容器延伸至所述第二衬底中，并且位于所述第二衬底和所述第二互连结构之间；以及

一对贯穿衬底通孔，延伸穿过所述第一衬底，并且通过所述第一互连结构和所述第二互连结构电连接至所述第一沟槽电容器和所述第二沟槽电容器。

10.一种用于形成三维(3D)沟槽电容器的方法，该方法包括：

形成延伸至第一衬底的正面中的第一沟槽电容器；

形成在所述第一衬底的所述正面上覆盖并且电连接至所述第一沟槽电容器的第一互连结构；

形成延伸至第二衬底的正面中的第二沟槽电容器；

形成在所述第二衬底的所述正面上覆盖并且电连接至所述第二沟槽电容器的第二互连结构；

在所述第一互连结构和所述第二互连结构彼此直接接触的接合界面处将所述第一互连结构和所述第二互连结构接合在一起；以及

形成从所述第一衬底的背面延伸穿过所述第一衬底的第一贯穿衬底通孔，其中，所述第一贯穿衬底通孔通过所述第一互连结构和所述第二互连结构电连接至所述第一沟槽电容器和所述第二沟槽电容器。