[发明专利]多通道影像的并行处理方法及设备

权利要求书

1.一种多通道影像的并行处理设备，其特征在于，包括主FPGA、辅FPGA，HDMI解码电路，LVDS解码电路和网络变压器、物理PHY电路和Camera link Medium编码电路，其中，所述主FPGA分别与所述辅FPGA，所述HDMI解码电路，所述LVDS解码电路和所述Camera linkMedium编码电路电性连接；所述辅FPGA一端与所述主FPGA连接，另一端依次与所述物理PHY电路和所述网络变压器连接；将第一视频数据通过所述HDMI解码电路解码后的第一时钟数据传输给所述主FPGA，将第二视频数据通过所述LVDS解码电路解码后的第二时钟数据传输给所述主FPGA，以及将图像数据通过所述网络变压器和所述物理PHY电路输入给所述辅FPGA进行解码得到第三时钟数据；

所述第一时钟数据包括视频行信号hs1，场信号vs1，时钟信号clk1和数据data1，所述第二时钟数据包括视频行信号hs2，场信号vs2，时钟信号clk2和数据data2，所述第三时钟数据包括时钟信号clk4和数据data4；所述主FPGA利用所述Camera link Medium编码电路的标准时序，将所述第一时钟数据、所述第二时钟数据和所述第三时钟数据转换成目标格式的数据；

还包括：静态存储器，电性连接所述主FPGA，用于缓存所述第一时钟数据和所述第二时钟数据；

动态存储器，电性连接所述辅FPGA，用于将所述辅FPGA解码图像数据得到的所述第三时钟数据进行缓存；

数据接口电路，与所述主FPGA电性连接，用于将接收到的指令数据传输给所述主FPGA，包括：通过将指令数据发送给所述主FPGA，使得所述主FPGA执行指令数据，以将所述第一时钟数据、所述第二时钟数据和所述第三时钟数据转换成目标格式的数据后传输给Cameralink Medium编码电路进行编码后进行混合传输；

晶振电路，用于与所述主FPGA电性连接，以提高所述多通道影像的并行处理设备的抗干扰性能。

2.如权利要求1所述的设备，其特征在于，还包括：

电源电路，用于给所述并行处理设备中的各个电路进行供电。

3.一种多通道影像的并行处理方法，应用在如权利要求1-2任一项所述的多通道影像的并行处理设备中，其特征在于，包括：

通过主FPGA接收HDMI解码电路发送的第一时钟数据，其中，所述第一时钟数据是所述HDMI解码电路对第一视频数据进行解码后得到的，所述第一时钟数据包括视频行信号hs1，场信号vs1，时钟信号clk1和数据data1；

通过所述主FPGA接收LVDS解码电路发送的第一时钟数据，其中，所述第二时钟数据是所述LVDS解码电路对第二视频数据进行解码后得到的，所述第二时钟数据包括视频行信号hs2，场信号vs2，时钟信号clk2和数据data2；

通过辅FPGA接收通过所述网络变压器和所述物理PHY电路传输的图像数据，并对所述图像数据进行解码，得到第三时钟数据，其中，所述第三时钟数据包括时钟信号clk4和数据data4；

利用Cameralink Medium编码电路的标准时序将所述第一时钟数据，所述第二时钟数据和所述第三时钟数据，转换成所述Camera link Medium编码电路支持的目标格式的数据进行传输。

4.如权利要求3所述的方法，其特征在于，所述将所述第一时钟数据，所述第二时钟数据和所述第三时钟数据，转换成Camera link Medium编码电路支持的目标格式的数据进行传输，包括：

若所述第一时钟数据和所述第二时钟数据缓存在静态存储器中，则通过所述主FPGA读取存储在所述静态存储器中的所述第一时钟数据和所述第二时钟数据，并将所述第一时钟数据和所述第二时钟数据转换成所述目标格式数据进行传输。

5.如权利要求4所述的方法，其特征在于，所述将所述第一时钟数据，所述第二时钟数据和所述第三时钟数据，转换成Camera link Medium编码电路支持的目标格式的数据进行传输，包括：

若所述第三时钟数据缓存在动态存储器中，则控制所述主FPGA通过所述辅FPGA读取存储在所述动态存储器中的所述第三时钟数据，并将所述第三时钟数据转换成所述目标格式的数据进行传输。

6.一种飞行器，其特征在于，包括飞行主体和设置在所述飞行主体中的如权利要求1-2任一项所述的多通道影像的并行处理设备。