[发明专利]码长可配置的部分折叠极化码译码器

说明书

一种码长可配置的部分折叠极化码译码器，包括：两个左信息处理单元阵列、两个右信息处理单元阵列、信息交换存储单元和码长配置控制单元，其中：每个信息处理单元阵列内部均设有多个信息处理单元，分别计算左信息计算公式或右信息计算公式，信息处理单元阵列中设有置换缓存以及两个选择器用于长码字的信息处理，信息交换存储单元存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器以提高时钟频率。本发明能够实现不同码长配置下的极化码译码，能够支持不同码长的配置以及支持多用户同时译码，实现高吞吐率低时延的性能，满足5G的应用场景。

技术领域

本发明涉及的是一种无线通信领域的译码技术，具体是一种可应用于5G eMBB场景下控制信道的码长可配置的部分折叠极化码译码器。

背景技术

极化码主要有两种译码算法：置信度传播(BP)算法和串行消除(SC)算法。两个算法有着相同复杂度，主要区别在于译码时延和硬件资源使用之间的取舍。前者有着极低的译码时延、高吞吐率、资源使用多；后者使用较少的硬件资源，但是译码时延长、吞吐率低。在今后5G高可靠低时延(URLLC)和多用户多输入输出(MU-MIMO)系统的环境下，BP算法具有一定的优势。但现有BP算法硬件实施结构复杂、占用硬件资源较高的同时利用率较低且对时钟频率的要求较高。

发明内容

本发明针对现有技术存在的上述不足，提出一种码长可配置的部分折叠极化码译码器，通过控制器模块对处理单元阵列的输入以及信息交互存储进行数据流控制，从而实现不同码长配置下的极化码译码，能够支持不同码长的配置以及支持多用户同时译码，实现高吞吐率低时延的性能，满足5G的应用场景。

本发明是通过以下技术方案实现的：

本发明涉及一种码长可配置的部分折叠极化码译码器，包括：两个左信息处理单元阵列、两个右信息处理单元阵列、信息交换存储单元和码长配置控制单元，其中：每个信息处理单元阵列内部均设有多个信息处理单元，分别计算左信息计算公式或右信息计算公式，信息处理单元阵列中设有置换缓存以及两个选择器用于长码字的信息处理，信息交换存储单元存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器以提高时钟频率。

所述的置换缓存以及两个选择器中，第一选择器对初始信息和来自同一方向的信息处理单元阵列以及置换缓存的输出进行选择，第二选择器对信息交换存储单元和来自相反方向的信息处理单元阵列以及置换缓存的输出进行选择，置换缓存用于接收来自各自信息处理单元阵列的接收结果，并输出完成信息索引排列的左信息或右信息至第一选择器，该置换缓存所属的信息处理单元阵列分别接收来自第一选择器和第二选择器的左信息或右信息，经BP译码计算得到结果，即：其中：g(a，b)＝sign(a)sign(b)min(|a|，|b|)，L为从右向左传播的信息，R为从左向右传播的信息，下标i，j分别为信息索引，上标t为目前的迭代次数。

所述的信息处理单元阵列的输入端和内部加法器之后增设寄存器，采用两级流水设计架构以提高时钟频率。

所述的移位寄存器，其内部预存不同码长情况下对第一选择器、第二选择器和信息交换存储单元的控制信息，该控制信息直接输出至第一选择器、第二选择器进行控制，或作为门控信号控制地址寄存器的自增操作，且该寄存器信号输出至信息交换存储单元。

技术效果

本发明整体解决了现有技术无法对极化码译码器进行配置进行不同码长译码以及多用户译码的不足；与现有技术相比，本发明使得多个短码字能够在一个长码字的因子图中进行同时译码，长码字能够在短码字的因子图中进行译码，译码时间短，吞吐率高，芯片面积和功耗适中。

附图说明

图1为本发明架构示意图；

图2为实施例中长码字(右半)和短码字(左半)的时序图示意图；