[发明专利]一种自动校验数据的SRAM安全存储系统及其方法

权利要求书

1.一种自动校验数据的SRAM安全存储系统，其特征在于，包括：

计时模块，用于监测各个SRAM芯片的待机时间是否超过预定值，在超过预定值后，向安全检测模块发送待测SRAM芯片的检测信号；

安全检测模块，用于根据接收到的检测信号，对待测SRAM芯片进行老化压印力度分析，将获得的老化压印力度度量结果与预设阈值进行比较，判断待测SRAM芯片安全性能是否达标，不达标时将待测SRAM芯片的数据移动至备用存储模块，并启动校准模块；

校准模块，用于对待测SRAM芯片进行复位和校准；

多个SRAM芯片，用于存储主机发送的地址以及相应数据，互为备用存储模块。

2.根据权利要求1所述的自动校验数据的SRAM安全存储系统，其特征在于，所述计时模块执行如下程序：

从各个SRAM芯片完成读写数据后开始对相应SRAM芯片计时，获得各个SRAM芯片的待机时间；

在任一SRAM芯片的待机时间到达预定值时，如果该SRAM芯片还未接到主机发出的下一次读写数据的指令，将该SRAM芯片作为待测SRAM芯片；

向安全检测模块发送对每一待测SRAM芯片的检测信号。

3.根据权利要求1所述的自动校验数据的SRAM安全存储系统，其特征在于，所述安全检测模块执行如下程序对待测SRAM芯片进行老化压印力度分析：

对待测SRAM芯片上电，将其存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，获得初始化后的第一上电初值；

初始化完成后，向SRAM芯片写入全0，在预设辐照环境中保持预定时间后，对SRAM芯片重新上电，获得第二上电初值；

重新上电完成后，再向SRAM芯片写入全1，在上述辐照环境中保持相同预定时间，对SRAM芯片再次上电，获得第三上电初值；

将上述第一上电初值、第二上电初值、第三上电初值输入至老化压印力度模型，获得待测SRAM芯片的老化压印力度度量结果。

4.根据权利要求3所述的自动校验数据的SRAM安全存储系统，其特征在于，所述上电初值为上电后待测SRAM芯片中值为1的存储单元数量与值为0的存储单元数量的比值；

所述老化压印力度模型为

式中，Φ( )为标准正态累积分布函数，Ratio₁为第一上电初值，Ratio₂为第二上电初值，Ratio₃为第三上电初值，σ_noise为噪声影响因子，T为预定时间；F表示老化压印力度度量结果，α为辐照环境系数，dose为辐照环境中的辐射剂量，V_p、V_n分别是测试时PMOS晶体管与NMOS晶体管的背栅电压。

5.根据权利要求4所述的自动校验数据的SRAM安全存储系统，其特征在于，所述上电、所述重新上电、所述再次上电的上电类型一致；所述上电类型至少包括：

NMOS晶体管负偏且PMOS晶体管负偏；

NMOS晶体管负偏且PMOS晶体管正偏；

NMOS晶体管零偏且PMOS晶体管零偏；

NMOS晶体管正偏且PMOS晶体管负偏；

以及，NMOS晶体管正偏且PMOS晶体管正偏。

6.根据权利要求5所述的自动校验数据的SRAM安全存储系统，其特征在于，所述安全检测模块执行如下程序判断待测SRAM芯片安全性能是否达标：

获得上述辐照环境中所有上电类型对应的老化压印力度度量结果，进行平均处理，作为待测SRAM芯片在该辐照环境下的最终老化压印力度度量值F_total；

将上述过程重复n次，获得n种辐照环境下的F_total，将每种辐照环境下的F_total分别与预设阈值进行比较，只要有一个F_total大于预设阈值，判定待测SRAM芯片安全性能不达标，否则，判定SRAM芯片安全性能达标。