[发明专利]模数转换器电路在审
申请号: | 202110205513.6 | 申请日: | 2021-02-24 |
公开(公告)号: | CN113315520A | 公开(公告)日: | 2021-08-27 |
发明(设计)人: | 马丁金纽亚;艾力克苏宁 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H03M1/46 | 分类号: | H03M1/46 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 转换器 电路 | ||
一种用于模拟输入信号的模数转换的装置和方法。在一些实施例中,模数转换器电路可包括:第一逐次逼近寄存器电路,包括快速逐次逼近寄存器电路和残余数模转换器电路;以及残余放大器电路,耦合到残余数模转换器电路,包括配置成放大由残余数模转换器电路产生的残余信号的放大器电路,其中放大器电路包括死区控制电路和第一反相器级、第二反相器级以及第三反相器级,其中使第三反相器级偏置以在子阈值区中操作。
技术领域
在本发明的实施例中阐述的技术大体来说涉及模数转换器,且更具体来说,涉及模数转换器电路。
背景技术
模数转换器(analog-to-digital converter,ADC)为将模拟信号转换为数字数据的电路元件。举例来说,数字数据可包含一定数目的不同数字代码,且数字代码中的每一者可对应于模拟信号的唯一电压电平或电流电平。模数转换器(ADC)具有各种架构,例如快闪模数转换器(flash analog-to-digital converter,快闪ADC)、流水线模数转换器(pipeline analog-to-digital converter,流水线ADC)以及逐次逼近寄存器模数转换器(successive approximation register analog-to-digital converter,SAR ADC),所有这些模数转换器具有其相应的应用领域。举例来说,就每秒取样数而言,快闪ADC通常最快,但具有最高的实施成本。SAR ADC具有低得多的实施成本,然而,其比快闪ADC慢得多。此外,SAR ADC的小输入信号线性度是有限的。至于流水线ADC,其并不从技术规模化受益,此是因为使用低电压电源会引起功率消耗增强。另外,现有的流水线ADC架构使用高增益传统A级放大器,这些高增益传统A级放大器很难在FinFET工艺中实施。
此外,现有的ADC架构在低电压深亚微米工艺中具有低信噪比(signal to noiseratio,SNR)和有限的转换带宽。鉴于以上模数转换器的不足,需要在可扩展到深亚微米工艺技术的同时提供一种具有高动态范围SNR(high dynamic range SNR,SNDR)和大转换带宽以及低功耗的优点的ADC。
此背景技术部分中所公开的信息仅期望为下文所描述的本发明的各种实施例提供上下文,且因此,此背景技术部分可包含不必为现有技术信息的信息(即,本领域的普通技术人员已知的信息)。因此,在此背景技术部分中描述工作的范围内,当前署名的发明人的工作以及在提交时可能没有以其它方式作为现有技术的资格的描述的方面既不明确也不隐含地被认为是针对本公开的现有技术。
发明内容
本发明实施例提供一种模数转换器电路,包括:第一逐次逼近寄存器电路,包括快速逐次逼近寄存器电路以及残余数模转换器电路,其中所述快速逐次逼近寄存器电路以及所述残余数模转换器电路配置成并行地接收模拟输入信号,从而将通过所述快速逐次逼近寄存器电路的第一高速信号路径与通过所述残余数模转换器电路的第二慢速有限噪声的信号路径解耦;以及残余放大器电路,耦合到所述残余数模转换器电路,包括配置成放大由所述残余数模转换器电路产生的残余信号的放大器电路,其中所述放大器电路包括死区控制电路以及第一反相器级、第二反相器级以及第三反相器级,其中通过配置成产生偏置电流的所述死区控制电路使所述第三反相器级偏置以在子阈值区中操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110205513.6/2.html,转载请声明来源钻瓜专利网。