[发明专利]存储器装置

说明书

一种存储器装置，其包含具有多个存储器宏的存储阵列、供电电路以及控制器。供电电路耦合到存储阵列。控制器耦合到存储阵列。供电电路配置成提供电力以同时对一定数目的存储器宏执行写入操作。被同时执行写入操作的存储器宏的数目不高于存储器宏的最大数目。控制器获得由供电电路同时执行写入操作的存储器宏的最大数目。控制器重新排列用于存储器宏的写入操作的顺序的时间表，以产生重新排列的时间表。最大数目被视为阈值。在重新排列的时间表中，被同时执行写入操作的存储器宏的部分的数目等于或小于阈值。

技术领域

本发明实施例涉及用于存储器装置的技术，且更明确地说，涉及存储器装置和用于根据写入仲裁对存储器装置的存储器宏进行写入的调度方法。

背景技术

最近，存储器装置的技术进步能够检测存储器装置的故障且进一步校正其故障。存储器装置的故障可能是由存储器装置在写入操作期间未能将数据正确地写入到存储器宏内而造成的。然而，能够校正的数据量由校正算法自身的能力限定或限制。因此，不能完全校正失效数据。防止存储器装置将数据错误地写入到存储器宏中比检测到存储器装置未能将数据正确地写入到存储器宏中更重要。

发明内容

本发明实施例提供一种存储器装置，包括：具有多个存储器宏的存储阵列；供电电路，耦合到所述存储阵列，配置成提供电力以同时对一定数目的所述多个存储器宏执行写入操作，其中所述数目不高于所述多个存储器宏的最大数目；以及控制器，耦合到所述存储阵列，其中所述控制器获得由所述供电电路同时执行所述写入操作的所述多个存储器宏的所述最大数目，且重新排列用于所述多个存储器宏的所述写入操作的顺序的时间表，以产生重新排列的时间表，其中所述最大数目被视为阈值，其中，在所述重新排列的时间表中，被同时执行所述写入操作的所述多个存储器宏的部分的数目等于或小于所述阈值。

附图说明

当结合附图阅读时从以下详细描述最好地理解本发明的各个方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。

图1示出根据本发明的实施例的具有多个存储器宏的存储器装置的框图。

图2示出根据本发明的实施例的包含通过地址选择的读出放大器和存储单元的存储器宏的框图。

图3示出根据本发明的实施例的包含在重新排列时间表之前的一定数目的存储器宏的写入操作的顺序。

图4示出根据本发明的实施例的在基于FIFO规则重新排列时间表之后的写入操作的顺序。

图5示出根据本发明的实施例的在基于FIFO规则和优先级标志重新排列时间表之后的写入操作的顺序。

图6示出根据本发明的实施例的在不需要重新排列时间表的情况下的写入操作的顺序。

图7示出根据本发明的实施例的在重新排列之前与在重新排列之后的写入操作的顺序之间的比较。

图8示出根据本发明的实施例的确定时间表重新排列的流程图。

附图标号说明

具体实施方式

以下揭露内容提供用于实施本发明的不同特征的多个不同实施例或实例。下文描述组件和排列的特定实例来简化本发明。当然，这些只是实例且并不希望为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。此外，本发明可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的且本身并不规定所论述的各种实施例和/或配置之间的关系。