[发明专利]一种栅极沟槽形成方法及DRAM制造方法

说明书

本发明涉及一种栅极沟槽形成方法及DRAM制造方法，属于半导体技术领域，解决了现有不同硬掩模材料(SOH和多晶硅)导致最终形成的字线沟槽的关键尺寸散布和轮廓不均匀的问题。方法包括：在半导体衬底上方依次形成栅极掩模层、第一旋涂硬掩模层和光刻掩模层；对第一旋涂硬掩模层进行刻蚀以形成图案化的第一旋涂硬掩模层；沉积氧化物层，以及形成第二旋涂硬掩模层；对第二旋涂硬掩模层进行刻蚀以形成图案化的第二旋涂硬掩模层；去除氧化物层中的部分以形成组合硬掩模图案；以及将组合硬掩模图案转移至半导体衬底以形成栅极沟槽，第一旋涂硬掩模层的材料与第二旋涂硬掩模层的材料相同。将字线沟槽关键尺寸散布和轮廓不均匀性最小化。

技术领域

本发明涉及半导体技术领域，尤其涉及一种栅极沟槽形成方法及DRAM制造方法。

背景技术

存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，晶体管是制造这些RAM的关键部件。

在DRAM中的BCAT(Buried Channel Array Transistor，埋沟阵列晶体管)具有多种形成方法。在现有的SADP(Self Align Double Patterning，自对准双图案化)方法包括以下步骤：BCAT掩模光刻步骤；对BCAT掩模干刻蚀步骤；在第一次形成SOH(Spin On Hard-mask，旋涂硬掩模)并进行芯轴刻蚀工艺；以ALD(Atomic Layer Deposition，原子层沉积)方式形成氧化物间隔件工艺；第二次进行多晶硅沉积；对多晶硅进行回蚀，然后去除氧化物间隔件以形成沟槽空间，其中，该沟槽空间通过下面的掩模将沟槽空间转移至有源区以形成栅极沟槽。然而，第一次形成的SOH和第二次沉积的多晶硅不同，由不同材料的特性导致最终形成的字线沟槽的关键尺寸和轮廓不均匀。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种栅极沟槽形成方法及DRAM制造方法，用以解决现有不同硬掩模材料(SOH和多晶硅)导致最终形成的字线沟槽的关键尺寸散布和轮廓不均匀的问题。

一方面，本发明实施例提供了一种栅极沟槽形成方法，包括：在半导体衬底上方依次形成栅极掩模层、第一旋涂硬掩模层和光刻掩模层，其中，所述光刻掩模层具有光刻掩模层图案；利用光刻掩模层图案为掩模对所述第一旋涂硬掩模层进行刻蚀以形成图案化的第一旋涂硬掩模层；在图案化的第一旋涂硬掩模层上方沉积氧化物层，以及在所述氧化物层上方形成第二旋涂硬掩模层；对所述第二旋涂硬掩模层进行刻蚀以形成图案化的第二旋涂硬掩模层；去除所述氧化物层中未被图案化的第二旋涂硬掩模层覆盖的部分以形成包括图案化的第一旋涂硬掩模层和图案化的第二旋涂硬掩模层的组合硬掩模图案；以及将所述组合硬掩模图案经由所述栅极掩模层转移至所述半导体衬底以形成栅极沟槽，其中，所述第一旋涂硬掩模层的材料与所述第二旋涂硬掩模层的材料相同。

上述技术方案的有益效果如下：根据本发明实施例提供的栅极沟槽形成方法，第一旋涂硬掩模层的材料与第二旋涂硬掩模层的材料相同，能够简化制作步骤，提高工艺稳定性，并且在栅极沟槽形成过程中，组合硬掩模图案中的第一旋涂硬掩模层图案与第二旋涂硬掩模层图案的关键尺寸散布和轮廓不均匀性最小化，进而能够将最终形成的栅极沟槽的关键尺寸散布最小化以及轮廓不均匀性最小化。

基于上述方法的进一步改进，利用光刻掩模层图案为掩模对所述第一旋涂硬掩模层进行刻蚀以形成图案化的第一旋涂硬掩模层进一步包括：以光刻掩模层图案为掩模，通过干刻蚀工艺对所述第一旋涂硬掩模层进行刻蚀，将图案化的第一旋涂硬掩模层形成为具有第一图案，其中，所述第一图案是所述光刻掩模层图案的反相图案。

基于上述方法的进一步改进，在形成所述栅极掩模层之后并且在形成所述第一旋涂硬掩模层之前还包括：在所述栅极掩模层上方形成氮氧化硅掩模层。