[发明专利]一种基于VPX的CAN和1553b双冗余架构设计方法

权利要求书

1.一种基于VPX的CAN和1553b双冗余架构，其特征在于，包括：

两颗MCU芯片，其中一颗作为主处理器，另一颗作为备用处理器；两颗MCU芯片通过通用输入输出GPIO互连，采用串行外设接口SPI通信协议；

两颗MCU芯片通过SRIO总线与VPX接插件连接，通过SRIO协议与上位机通信，上报故障信息；

CAN总线收发芯片，完成CAN总线的差分数据发送与差分数据接收功能，CAN总线收发芯片与隔离芯片连接；

隔离芯片，完成两颗MCU芯片与两个CAN总线收发芯片的电气隔离与电平转换，隔离芯片一端与MCU芯片相连，一端与CAN总线收发芯片相连；

1553b协议处理芯片，完成1553b总线数据收发功能；1553b协议处理芯片与MCU芯片直接相连；

1553b隔离变压器，完成1553b链路的电气隔离与阻抗匹配；1553b隔离变压器与1553b协议处理芯片直接相连。

2.根据权利要求1所述的一种基于VPX的CAN和1553b双冗余架构，其特征在于：MCU芯片选用XC7Z045ffg676，作为主控芯片，并且该芯片内部集成了CAN总线控制器功能。

3.根据权利要求1所述的一种基于VPX的CAN和1553b双冗余架构，其特征在于：CAN总线收发芯片选用TJA1050芯片。

4.根据权利要求1所述的一种基于VPX的CAN和1553b双冗余架构，其特征在于：隔离芯片选用ADuM1201CRZ芯片。

5.根据权利要求1所述的一种基于VPX的CAN和1553b双冗余架构，其特征在于：1553b协议处理芯片选用HI6110芯片。

6.根据权利要求1所述的一种基于VPX的CAN和1553b双冗余架构，其特征在于：1553b隔离变压器选用PM-DB2791芯片。

7.一种根据权利要求1所述的基于VPX的CAN和1553b双冗余架构的设计方法，其特征在于：

基于VPX的CAN和1553b双冗余的架构在进行正常工作时，首先启动自检程序，自检的工作流程为步骤一到步骤四所示；

步骤一：系统上电后，一颗MCU芯片作为主处理器，另一颗MCU芯片作为协处理器，首先开始进行双冗余的链路自检；

步骤二：主处理器通过CAN总线向协处理器发送自检报文，并且通过GPIO向协处理器发送CAN总线自检的通知；协处理器收到自检通知后，检查是否收到CAN总线的自检报文；

步骤三：主处理器设置1553b协议处理芯片的工作模式为总线控制器BC模式，协处理器设置1553b协议处理芯片的工作模式为远程终端RT模式；主处理器通过1553b总线的BUS_A通道向协处理器发送自检报文，并且通过GPIO向协处理器发送1553b自检的通知；协处理器收到自检通知后，检查是否收到来自BUS_A通道的自检报文；

步骤四：当1553b总线的BUS_A通道自检完成后，启动1553b总线的BUS_B通道自检；1553b总线的BUS_B通道自检同步骤三相同；

步骤五：主处理器通过SRIO向上位机报告CAN总线和1553b总线自检的结果；

当CAN总线和1553b总线自检通过后，系统开始进行正常工作流程，具体步骤如步骤六到步骤八所示；

步骤六：主处理器切换到正常的CAN总线和1553b总线数据收发状态，主处理器将1553b协议处理芯片切换到正常的BC/RT/BM模式；协处理器切换到静默状态，不进行任何操作；

步骤七：主处理器在进行CAN总线数据收发时，监听CAN总线控制器内部的错误计数器信息；当错误计数器的错误统计结果超过阈值之后，主处理器停止CAN总线数据收发，并且通过GPIO通知协处理器，启动协处理器的CAN总线通信功能；

步骤八：主处理器在进行1553b总线数据收发时，监听1553b协议处理芯片反馈的错误信息；当接收到1553b总线数据错误之后，主处理器首先将1553b的通信链路从BUS_A改为BUS_B；如果切换为BUS_B后错误依然存在，主处理器停止1553b总线数据收发，并且通过GPIO通知协处理器，启动协处理器的1553b总线通信功能。