[发明专利]一种具有数据保持功能的低功耗静态随机存取存储器电路

说明书

本发明公开了一种具有数据保持功能的低功耗静态随机存储器电路，包括：数据保持控制模块，仅与高电压电源VDDH相连，接收数据保持使能信号并输出电源控制信号ENHP、ENHA、ENL以控制静态随机存储器电路是否进入数据保持状态；外围电路供电网络模块，在数据保持控制模块输出的电源控制信号ENHP的控制下输出外围电路模块的电源VDDP；存储单元阵列供电网络模块，与高电压电源VDDH和低电压电源VDDL相连，在数据保持控制模块输出的电源控制信号ENHA、ENL的控制下输出存储单元阵列模块所需的电源VDDA；外围电路模块，仅与高电压电源VDDH相连，控制存储单元阵列模块字线和位线；以及存储单元阵列模块。

技术领域

本发明涉及集成电路设计技术领域，特别是涉及一种具有数据保持功能的低功耗静态随机存取存储器(Static Random-Access Memory，SRAM)电路。

背景技术

申请号为CN200810096656的中国专利申请提出了一种双电源供电的SRAM阵列，如图1所示，该电路由双电压电源组供电：在正常工作状态的存储单元阵列由高电压电源VH供电，在待机状态的存储单元阵列由低电压电源VL供电，待机状态下存储的数据仍然能保持稳定；

在进行电压电源切换时，该电路内部自行判断存储单元是处于工作模式或是待机模式，然后产生一个控制信号MODE给多路复用电路60/62，多路复用电路通过响应存储阵列的模式信号，进行电压电源节点的切换。

然而，该专利申请却存在如下缺点：第一，该电路需要在感知存储单元状态并进行地址译码后才能进入待机模式，电压电源切换所需的时间较长；第二，该电路不能主动进入待机模式，电路内部只要判断SRAM为待机状态即自动切换电源，将待机状态和数据保持状态强制绑定，不利于应用的灵活性。

申请号为CN201910274520.4也提供了一种降低静态随机存取存储器功耗的系统及方法，如图2所示，该系统的双电源是分别供给外围电路和存储阵列，而不是对存储器的高电压电源和低电压电源进行选择；另外，该电路为数模混合电路，需要产生额外的电路面积开销；最后，低压电源由系统电源经低压差线性稳压器产生，与电源直接供电的方式相比，这种方式产生的电压不够稳定，而SRAM存储单元的数据保持对供电电压，尤其是低压供电的稳定性要求极高。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种具有数据保持功能的低功耗静态随机存取存储器电路，以对SRAM进行双电源供电，在高电压电源供电时SRAM正常工作，在低电压电源供电时外围电路下电，WL关闭，存储单元阵列使用低电压电源供电，同时存储单元内低电压节点抬高，在保证存储数据稳定的条件下极大地降低功耗。

为达上述及其它目的，本发明提出一种具有数据保持功能的低功耗静态随机存储器电路，包括：

数据保持控制模块，仅与高电压电源VDDH相连，用于接收数据保持使能信号并输出电源控制信号ENHP、ENHA、ENL以控制所述静态随机存储器电路是否进入数据保持状态；

外围电路供电网络模块，用于在所述数据保持控制模块输出的电源控制信号ENHP的控制下输出外围电路模块的电源VDDP；

存储单元阵列供电网络模块，与高电压电源VDDH和低电压电源VDDL相连，用于在所述数据保持控制模块输出的电源控制信号ENHA、ENL的控制下输出存储单元阵列模块所需的电源VDDA；

外围电路模块，仅与高电压电源VDDH相连，用于控制存储单元阵列模块的字线和位线；

以及存储单元阵列模块。

优选地，所述数据保持控制模块包括：