[发明专利]一种GIP驱动电路及其控制方法

权利要求书

1.一种GIP驱动电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13和电容C1，所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一GIP输出信号，所述晶体管T1的源极分别与晶体管T2的漏极、晶体管T5的源极、晶体管T3的源极晶体管T9的源极和晶体管T11的漏极电连接，所述晶体管T2的源极分别与晶体管T3的漏极、晶体管T5的栅极、晶体管T8的栅极、晶体管T9的漏极、晶体管T7的栅极和电容C1的一端电连接，所述晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第二GIP输出信号，所述晶体管T5的漏极分别与晶体管T6的漏极和晶体管T6的栅极电连接，所述晶体管T6的源极分别与晶体管T8的漏极、晶体管T11的栅极、晶体管T9的栅极、晶体管T12的漏极和晶体管T10的栅极电连接，所述晶体管T7的源极分别与电容C1的另一端、晶体管T10的漏极和晶体管T13的漏极电连接且晶体管T13的漏极接第三GIP输出信号，所述晶体管T10的源极分别与晶体管T13的源极、晶体管T12的源极、晶体管T11的源极和晶体管T8的源极电连接。

2.根据权利要求1所述的GIP驱动电路，其特征在于，所述晶体管T7的漏极接第一时钟信号，所述晶体管T2的栅极和晶体管T13的栅极均接第二时钟信号。

3.根据权利要求1所述的GIP驱动电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12和晶体管T13均为N沟道MOS管。

4.根据权利要求1所述的GIP驱动电路，其特征在于，所述晶体管T5的漏极和晶体管T6的漏极均接电源的正极。

5.根据权利要求1所述的GIP驱动电路，其特征在于，所述晶体管T8的源极、晶体管T11的源极、晶体管T12的源极、晶体管T10的源极和晶体管T13的源极均接电源的负极。

6.一种权利要求1所述的GIP驱动电路的控制方法，其特征在于，包括以下步骤：

S1、在第一时刻，控制晶体管T1的栅极和晶体管T2的栅极输入高电平；

S2、在第二时刻，控制晶体管T1的栅极和晶体管T2的栅极输入低电平；

S3、在第三时刻，控制晶体管T7的漏极由低电平切换至高电平；

S4、在第四时刻，控制晶体管T7的漏极由高电平切换至低电平；

S5、在第五时刻，控制晶体管T3的栅极和晶体管T4的栅极均输入高电平；

S6、在第六时刻，控制晶体管T12的栅极和晶体管T13的栅极由高电平切换至低电平；所述第一时刻、第二时刻、第三时刻、第四时刻、第五时刻和第六时刻为依次连续的时刻。

7.根据权利要求6所述的GIP驱动电路的控制方法，其特征在于，步骤S6还包括以下步骤：

在第六时刻段内，控制晶体管T6的栅极、晶体管T6的漏极和晶体管T5的漏极均输入高电平。