[发明专利]移位寄存器、数据格式转换电路和数据格式转换器

权利要求书

1.一种移位寄存器，其特征在于，包括：第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块；

所述第一输出控制模块包括第一反相器、第一起始信号端、第二起始信号端和时钟信号端；所述第一反相器连接于所述第一起始信号端和所述第二起始信号端之间；所述第一输出控制模块用于根据所述第一起始信号端输入的起始信号、所述时钟信号端输入的时钟信号、所述第二起始信号端输入的信号和第一电位信号确定第一节点和第二节点的电位；

所述第二输出控制模块包括第一输入端和第二输入端，所述第一输出模块用于在所述第一节点的电位和所述第二节点的电位的控制下，根据所述第一电位信号或第二电位信号确定所述第二输出控制模块的第一输入端和第二输入端的信号；

所述第二输出控制模块还包括第二反相器和第三输入端；所述第二反相器连接于所述第一输出控制模块的时钟信号端和所述第三输入端之间；所述第二输出控制模块用于根据自身的所述第一输入端、所述第二输入端、第三输入端的信号和所述第一电位信号确定第三节点和第四节点的电位；

所述第二输出模块包括第一移位信号输出端和第二移位信号输出端，所述第二输出模块用于在所述第三节点的电位和所述第四节点的电位的控制下，根据所述第一电位信号或所述第二电位信号确定所述第一移位信号输出端和所述第二移位信号输出端的信号；

所述第一输出控制模块包括第一输出控制单元、第二输出控制单元和第三输出控制单元；

所述第三输出控制单元包括第一端和第二端，所述第一输出控制单元用于根据所述起始信号和所述第三输出控制单元的第一端的电位控制所述第一节点的电位；所述第二输出控制单元用于根据所述第二起始信号端输入的信号和所述第三输出控制单元的第二端的电位控制所述第二节点的电位；所述第三输出控制单元用于根据所述时钟信号和所述第一电位信号确定自身的第一端和第二端的电位；

所述第一输出控制单元包括第一晶体管，所述第一晶体管的栅极连接所述第一起始信号端，所述第一晶体管的第一极连接所述第三输出控制单元的第一端，所述第一晶体管的第二极连接所述第一节点；所述第二输出控制单元包括第二晶体管，所述第二晶体管的栅极连接所述第二起始信号端，所述第二晶体管的第一极连接所述第三输出控制单元的第二端，所述第二晶体管的第二极连接所述第二节点；所述第三输出控制单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极和所述第四晶体管的栅极均连接所述时钟信号端，所述第三晶体管的第一极和所述第四晶体管的第一极均接入所述第一电位信号，所述第三晶体管的第二极作为所述第三输出控制单元的第一端，所述第四晶体管的第二极作为所述第三输出控制单元的第二端；

所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为砷化镓晶体管。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点和所述第二节点均接入所述第二电位信号，所述第一输出模块包括第一输出单元和第二输出单元；

所述第一输出单元用于在所述第一节点的电位的控制下，根据所述第一电位信号或所述第二电位信号确定所述第二输出控制模块的第二输入端的信号；所述第二输出单元用于在所述第二节点的电位的控制下，根据所述第一电位信号或第二电位信号确定所述第二输出控制模块的第一输入端的信号；

所述第一输出单元包括第五晶体管，所述第五晶体管的栅极连接所述第一节点，所述第五晶体管的第一极接入所述第一电位信号，所述第五晶体管的第二极接入所述第二电位信号并连接至所述第二输出控制模块的第二输入端；所述第二输出单元包括第六晶体管，所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的第一极接入所述第一电位信号，所述第六晶体管的第二极接入所述第二电位信号并连接至所述第二输出控制模块的第一输入端；

所述第五晶体管和所述第六晶体管均为砷化镓晶体管。