[发明专利]一种高效低功耗的大容量并行输入输出的EEPROM灵敏读放电路

说明书

一种高效低功耗的大容量并行输入输出的EEPROM灵敏读放电路，包括读时钟控制的逻辑电路、差分输入双端输出电路和锁存控制电路。本发明专利中的电路设计不需要用到带隙基准、电流源、电压比较器、电流比较器等功能模块，采用的电压比较器是读时钟控制的逻辑电路，由差分输入双端输出电路及锁存控制电路构成，对于大容量的并行输出EEPROM可以明显的降低读放模块功耗，提升读放速度，并且避免穿通电流的形成，极大提高了产品市场竞争力。本发明还包括：I_trim控制信号和Pr_c控制信号，工艺发生偏差时，造成电路中的各项参数偏差，即可通过调节I_trim、Pr_c信号，找到最适合的读放电流参数，达到最优读放性能。

技术领域

本发明一种高效低功耗的大容量并行输入输出的EEPROM灵敏读放电路，属于带电可擦可编程只读存储器的技术领域。

背景技术

EEPROM(Electrically Erasable Programmable read only memory)是指带电可擦可编程只读存储器。是一种掉电后数据不丢失的存储芯片。EEPROM可以在电脑上或专用设备上擦除已有信息，重新编程。一般用在即插即用。传统的EEPROM灵敏读放电路大多使用电压比较器或电流比较器来检测存储CELL的电压或电流大小，如附图1、图2、图3、图4，但是上述两种方法会附带有电流源、带隙基准等稳定的电流、电压产生电路及电流偏置的电压比较器，难免给芯片带来更大的功耗及更大的面积，抬高芯片的制造成本，降低产品竞争力。

附图5所示的传统读放电路相比于前两种方法更简单：整个电路是用一个读电流、一个共栅极单级放大电路、一个反相器的翻转阈值作为比较电压。但缺点也是比较明显：由于EEPROM存储CELL到读放电流源的通路上存在寄生电容，所以CELL状态截止即读数据“1”时，读电流源首先要对寄生电容充电，当寄生电容的充电电压达到反相器的翻转阈值(VDD/2可调)时，读放电路才会输出数据“1”，由此可知，所述读放电流对寄生电容的充电时间很明显限制了EEPROM的读数据时间，而且随着EEPROM的容量增大，存储CELL的寄生电容也会相应增大，读数据“1”的速度会更慢，数据读出频率也会显著降低；另一个缺点是随着EEPROM的工作电压升高，读出反相器的翻转阈值(VDD/2)也会增大，这样，读数据“1”的时候，充电到翻转阈值的时间会加大，读时间增大，而且重要的一点，充电电压达到VDD/2翻转阈值时，读出反相器上会形成穿通电流，增大EEPROM的功耗，造成不必要的能源浪费。上述技术问题都是本技术领域所亟待解决的或者尽量避免的，尤其针对大容量并行输入输出EEPROM。

发明内容

针对现有技术的不足，本发明公开一种高效低功耗的大容量并行输入输出的EEPROM灵敏读放电路。本发明针对大容量并行输入输出EEPROM，从功耗、芯片面积、读数据速度全方面考虑，不使用带隙基准、传统的电流偏置电压比较器等复杂电路的情况下，极大提高大容量EEPROM的产品性能，并能优化产品，降低功耗，相应节省面积，降低成本，显著提高产品在市场上的竞争力。

发明概述：

一种高效低功耗的大容量并行输入输出的EEPROM灵敏读放电路，其特征在于，包括读时钟控制的逻辑电路、差分输入双端输出电路和锁存控制电路。本发明专利中的电路设计不需要用到带隙基准、电流源、电压比较器、电流比较器等功能模块，在传统的的读放电路(如图1所示)基础上，采用的电压比较器是读时钟控制的逻辑电路(无尾电流源偏置)，由差分输入双端输出电路(Q10、Q11、Q12、Q13、Q14)及锁存控制电路(Q15～Q22)构成，对于大容量的并行输出EEPROM可以明显的降低读放模块功耗，提升读放速度，并且避免穿通电流的形成，极大提高了产品市场竞争力。

根据本发明优选的，所述EEPROM灵敏读放电路的EEPROM CELL输入电路，包括：I_trim控制信号和Pr_c控制信号，用于调节读放电流大小及预充电时间。在芯片制造过程中，工艺发生偏差时，造成电路中的各项参数(电压、电流、寄生电容、电阻)偏差，即可通过调节I_trim、Pr_c信号，找到最适合的读放电流参数，以最小的功耗，达到最优读放性能。