[发明专利]集成肖特基二极管的碳化硅MOSFET器件及其制备方法

说明书

一种集成肖特基二极管的碳化硅MOSFET器件及其制备方法，涉及半导体技术领域。该器件的P阱区和P+区相邻，N+区位于P阱区内，P+区与N+区相邻；欧姆接触金属位于肖特基接触金属与栅氧化层之间，栅氧化层上形成有多晶硅栅电极，多晶硅栅电极和栅氧化层的外周包覆有层间介质；层间介质、欧姆接触金属和肖特基接触金属上方覆盖有源极；栅氧化层覆盖P阱区表面，且其两侧分别覆盖N+区和N‑外延层内的JFET区的部分表面，欧姆接触金属覆盖P+区和N+区的部分表面，肖特基接触金属位于远离N+区的P+区一侧。该集成肖特基二极管的碳化硅MOSFET器件及其制备方法，能够减小栅极电容，提高击穿电压，进而提高器件性能。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种集成肖特基二极管的碳化硅MOSFET器件及其制备方法。

背景技术

碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)为单极导电器件，作为控制开关可以工作在较高频率条件下，应用于高电压，大电流，高功率的场景中。但由于SiC材料禁带宽度高，其寄生的PiN二极管的开启压降通常较高，相应的损耗也大。因此当前的SiCMOSFET器件在应用中往往反并联一个SiC肖特基二极管(SBD)，SiC SBD的开启电压低，且反向恢复时间更小，因此更适用于SiC MOSFET的反并联使用。

目前，集成肖特基二极管的SiC MOSFET器件主要有两种结构。第一种是肖特基接触电极位于JFET区中间，请参照图1，其该结构可以减少栅极电容，但同时会导致SiCMOSFET在处于反向截至状态时，漏电流较大、击穿电压较低；第二种是肖特基接触电极位于欧姆接触金属之间，请参照图2，这种结构栅极电容较大，而且增大了器件元胞尺寸，降低了器件的电流密度。

发明内容

本发明的目的在于提供一种集成肖特基二极管的碳化硅MOSFET器件及其制备方法，其能够减小栅极电容，提高击穿电压，进而提高器件性能。

本发明的实施例是这样实现的：

本发明的一方面，提供一种集成肖特基二极管的碳化硅MOSFET器件，包括若干个元胞结构，元胞结构包括漏极、位于漏极上的衬底、形成于衬底上的N-外延层，以及位于N-外延层内的P阱区、P+区和N+区，P阱区和P+区相邻，N+区位于P阱区内，P+区与N+区相邻；元胞结构还包括位于N-外延层上呈并排分布的栅氧化层、欧姆接触金属和肖特基接触金属；欧姆接触金属位于肖特基接触金属与栅氧化层之间，栅氧化层上形成有多晶硅栅电极，多晶硅栅电极的外周包覆有层间介质；元胞结构还包括覆盖在层间介质、欧姆接触金属和肖特基接触金属上方的源极，层间介质用于将源极分别与栅氧化层和多晶硅栅电极隔离，以及将欧姆接触金属分别与栅氧化层和多晶硅栅电极隔离；其中，栅氧化层覆盖P阱区表面，且其两侧分别覆盖N+区的部分表面和N-外延层内的结型场效应区部分表面，欧姆接触金属覆盖P+区表面和N+区的部分表面，肖特基接触金属形成于N-外延层上，且位于远离N+区的P+区一侧。该集成肖特基二极管的碳化硅MOSFET器件能够减小栅极电容，提高击穿电压，进而提高器件性能。

可选地，所述集成肖特基二极管的碳化硅MOSFET器件还包括形成于所述N-外延层内的至少一个P型注入区。

可选地，所述P型注入区包括多个，多个所述P型注入区沿第一方向间隔排布，所述第一方向与所述P+区和所述N+区的排布方向垂直。

可选地，相邻两个所述P型注入区之间的距离在1.0μm至100.0μm之间。

可选地，所述P型注入区沿第一方向的宽度在0.2μm至20.0μm之间，所述第一方向与所述P+区和所述N+区的排布方向垂直。

可选地，所述P型注入区的一侧与所述P+区连接、另一侧与相邻所述元胞结构的P阱区连接。

可选地，所述P型注入区的一侧与P+区连接、另一侧与相邻所述元胞结构的P阱区间隔设置。