[发明专利]存储器器件、计算器件以及计算方法

说明书

电荷共享方案用于减轻单元电流的变化，以便为CIM计算获得更高的精度。在一些实施例中，电容器与每个SRAM单元相关联，并且与列中的所有SRAM单元相关联的电容器包括来平均化RBL电流。在一些实施例中，与CIM器件中的RBL相关联的存储器单元包括：存储元件，适于存储权重；第一开关器件，连接至存储元件并适于受输入信号控制，并生成具有指示输入信号与所存储权重的乘积的幅度。存储器单元还包括电容器，电容器适于接收乘积信号并存储与对应于乘积信号的幅度的电荷量。存储器单元还包括第二开关器件，第二开关器件适于将电容器上的电荷转移至RBL。本发明的实施例还涉及存储器器件、计算器件以及计算方法。

技术领域

本发明的实施例涉及存储器器件、计算器件以及计算方法。

背景技术

本发明总体上涉及在诸如乘法累加运算等数据处理中使用的存储器阵列。内存中计算或内存中计算系统将信息存储在计算机的主随机存取存储器(RAM)中并在存储器单元级别执行计算，而不是每个计算步骤都在主RAM与数据存储区之间移动大量数据。由于将所存储的数据在存储在RAM中后可更快地存取，因此内存中计算可实时分析数据，从而在业务和机器学习应用程序中实现更快的报告和决策速度。正在努力改善内存中计算系统的性能。

发明内容

根据本发明实施例的一个方面，提供了一种存储器器件，包括：存储元件，具有写入控制输入、权重输入和权重输出，并适于响应于来自写入控制输入的写入控制信号而在权重输入处接收权重值并存储权重值；电容器；第一开关器件，具有数据输入，并适于响应于数据输入处的数据输入控制信号而将存储元件的权重输出互连至电容器的第一端；以及第二开关器件，具有读取控制输入，并适于响应于读取控制输入处的读取控制信号而将电容器的第一端互连至读取位线(“RBL”)。

根据本发明实施例的另一个方面，提供了一种计算器件，包括：多个读取位线(“RBL”)；多个写入位线(“WBL”)；多个写入字线(“WWL”)；多个输入线(“IN”)；多个评估线(“EVAL”)；多个存储器单元，逻辑上以行和列布置，存储器单元的列中的每个与RBL中的相应一个和WBL中的相应一个相关联，存储器单元的行中的每个与WWL中的相应一个、IN中的一个和EVAL中的一个相关联。存储器器件中的每个包括：存储元件，具有写入控制输入、权重输入以及权重输出，写入控制输入连接至与存储元件所属的行相关联的WWL，权重输入连接至与存储器单元所属的列相关联的WBL，并且存储元件适于响应于来自WWL的写入控制信号而从WBL接收权重值并存储权重值；电容器；第一开关器件，具有连接至与存储器单元所属的行相关联的IN的数据输入，并适于响应于来自IN的数据输入控制信号而将存储元件的权重输出互连至电容器的第一端；和第二开关器件，具有连接至与存储器单元所属的行相关联的EVAL的读取控制输入，并适于响应于来自EVAL的读取控制信号而将电容器的第一端互连至与存储器单元所属的行相关联的RBL。

根据本发明实施例的又一个方面，提供了一种计算方法，包括：生成乘积信号集，乘积信号集各自指示对应于输入信号集中的一个的值与存储在一组数据存储元件中的相应一个中的值的乘积；将跨一组电容器的电压设置成预定电平，组电容器各自对应于组数据存储元件中的一个；在跨组电容器的电压已设置成预定电平之后，将乘积信号集施加至组电容器中的相应电容器；在已将乘积信号施加至电容器之后将电容器放电至输出线；以及在输出线上生成表示乘积信号之和的信号。

附图说明

当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。

图1是根据一些实施例的内存中计算(“CIM”)器件的一部分的示意图。

图2示意性地示出根据一些实施例的向图1中的CIM器件写入权重。

图3示意性地示出根据一些实施例的重置图1中的CIM器件的单元电容器电压。