[发明专利]存储器控制器及其操作方法

说明书

本公开涉及一种存储器控制器，该存储器控制器包括主机接口控制器、第一队列、第二队列和高速缓存存储器。主机接口控制器可以被配置为基于从主机接收到的请求来生成与该请求相对应的一个或多个命令段。第一队列可以被配置为存储该一个或多个命令段。第二队列可以被配置为存储该一个或多个命令段之中的目标命令段。响应于目标命令段被从第一队列传送到第二队列，存储器控制器将与该目标命令段相对应的目标映射段高速缓存到高速缓存存储器中。

相关申请的交叉引用

本申请要求于2020年6月30日向韩国知识产权局提交的申请号为10-2020-0080589的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。

技术领域

本公开的各个实施例总体上涉及一种电子装置，并且更特别地，涉及一种存储器控制器以及操作该存储器控制器的方法。

背景技术

存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是仅在供电时才存储数据并且在供电中断时丢失所存储的数据的存储器装置。易失性存储器装置的示例可以包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。

非易失性存储器装置可以是一种即使在供电中断时也可以保留所存储的数据的存储器装置。非易失性存储器装置的示例可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪速存储器。

发明内容

本公开的各个实施例涉及一种具有提高的映射高速缓存性能的存储器控制器以及操作该存储器控制器的方法。

本公开的实施例可以提供一种存储器控制器。该存储器控制器可以包括主机接口控制器、第一队列、第二队列和高速缓存存储器。主机接口控制器可以被配置为基于从主机接收到的请求来生成与该请求相对应的一个或多个命令段。第一队列可以被配置为存储该一个或多个命令段。第二队列可以被配置为存储该一个或多个命令段之中的目标命令段。响应于目标命令段被从第一队列传送到第二队列，存储器控制器将与该目标命令段相对应的目标映射段高速缓存到高速缓存存储器中。

本公开的实施例可以提供一种操作存储器控制器的方法，该存储器控制器包括第一队列、第二队列、高速缓存存储器和主机接口控制器。该方法可以包括：由主机接口控制器基于来自主机的请求，生成与该请求相对应的一个或多个命令段；将该一个或多个命令段存储在第一队列中；将该一个或多个命令段之中的目标命令段从第一队列传送到第二队列；以及由主机接口控制器响应于目标命令段被从第一队列传送到第二队列，将与目标命令段相对应的目标映射段高速缓存到高速缓存存储器中。

本公开的实施例可以提供一种用于控制存储器装置的存储器控制器。该存储器控制器可以包括主机接口控制器、存储器操作控制器、缓冲存储器和高速缓存存储器。主机接口控制器可以被配置为基于从主机接收到的请求来生成与该请求相对应的一个或多个命令段。存储器操作控制器可以被配置为基于一个或多个命令段之中的目标命令段来控制存储器装置的操作。缓冲存储器可以被配置为存储存储器装置的多条逻辑到物理地址映射信息。主机接口控制器可以被配置为将缓冲存储器中存储的多条逻辑到物理地址映射信息之中与目标命令段相对应的目标映射段高速缓存在高速缓存存储器中，并且存储器操作控制器可以被配置为将缓冲存储器中存储的多条逻辑到物理地址映射信息之中与一个或多个命令段中除了目标命令段之外的剩余命令段相对应的映射段高速缓存在高速缓存存储器中。

附图说明

图1示出根据本公开的实施例的存储装置。

图2示出图1的存储器控制器的配置和操作。

图3示出图2的命令队列的操作。