[发明专利]一种GAAFET器件的沟道结构及其制备方法

说明书

本发明公开了一种GAAFET器件的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，PMOS器件沟道层为单晶SiGeSn层，此时低组分的Sn有利于空穴迁移率的提高，NMOS器件沟道层是在释放后的Si纳米片上面依次性外延的SiGe/Si，Ge的浓度小于或等于0.3，此时Si为应变硅，有利于电子迁移率的提升。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。

技术领域

本发明属于半导体工艺技术领域，具体涉及一种GAAFET器件的沟道结构及其制备方法。

背景技术

随着器件尺寸的缩小，短沟道效应问题逐渐突出。SiGeSn沟道能够提高驱动电流和降低静态功耗，但是，在Si上外延SiGeSn存在晶格失配的问题，同时，由于Sn在Ge中的固溶度较低，存在难以得到单晶材料的问题。

此外，现有PMOS器件沟道所采用的结构为单层结构，常用沟道材料为单晶Si，沟道结构的载流子迁移率较低。

发明内容

鉴于上述分析，本发明旨在提供一种GAAFET器件的沟道结构及其制备方法，解决了现有技术中在硅层上外延SiGeSn存在晶格失配或Sn在Ge中的固溶度较低存在难以得到单晶材料、现有的GAAFET结构PMOS器件的沟道载流子迁移率较低的问题。

本发明的目的主要是通过以下技术方案实现的：

本发明提供了一种GAAFET器件的沟道结构，包括硅衬底、沟道层以及多层硅层(Si层)和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面(即硅层的上表面、下表面和侧面)，沟道层为单晶SiGeSn层。

进一步地，上述沟道层中，Sn的含量为0.01wt.％～20wt.％。

进一步地，上述沟道层中，Sn的含量为0.01wt.％～8wt.％。

进一步地，上述支撑层为SiGe层。

进一步地，上述SiGe层中，Ge的含量为10wt.％～40wt.％。

进一步地，硅层的层数可以为3～5层。

进一步地，上述硅层的宽度为10～100nm，上述硅层的长度与宽度比为1：1～10：1。

进一步地，上述支撑层的厚度为10～30nm，上述沟道层的厚度为1～10nm。

本发明还提供了一种GAAFET器件的沟道结构的制备方法，包括如下步骤：

提供一硅衬底；

在硅衬底上形成硅层和支撑层；

在硅层的表面形成沟道层，完成GAAFET器件的沟道结构的制备。

进一步地，在硅衬底上形成硅层和支撑层包括如下步骤：

在硅衬底上形成依次层叠的待处理支撑层和待处理硅层；

对待处理支撑层和待处理硅层进行垂直刻蚀，得到依次交替层叠的待释放支撑层和硅层，需要说明的是，垂直刻蚀后得到的待释放支撑层和硅层的宽度影响最终GAAFET器件的沟道结构中的沟道的尺寸；

对垂直刻蚀后的待释放支撑层进行部分释放刻蚀，得到支撑层。

进一步地，采用干法刻蚀的方式、以HBr/O₂为刻蚀气体对待处理支撑层和待处理硅层进行垂直刻蚀。