[发明专利]时钟生成电路和使用时钟生成电路的半导体装置

说明书

本公开涉及一种时钟生成电路和使用时钟生成电路的半导体装置。该时钟生成电路可以包括时钟接收器、第一延迟环路和第二延迟环路。时钟接收器可以接收第一时钟信号和第二时钟信号，并且生成第一接收时钟信号和第二接收时钟信号。第一延迟环路可以接收第一接收时钟信号和第二接收时钟信号，并且生成参考时钟信号。第一延迟环路可以对参考时钟信号执行延迟锁定操作以生成第一延迟锁定时钟信号。第二延迟环路可以基于第一延迟锁定时钟信号和内部时钟信号延迟第一接收时钟信号和第二接收时钟信号以生成第一内部时钟信号。

相关申请的交叉引用

本申请要求于2020年2月27日在韩国知识产权局提交的韩国专利申请号10-2020-0024488的优先权，其全部内容通过引用并入本文。

技术领域

各个实施例总体上涉及集成电路技术，并且更具体地涉及时钟生成电路和使用时钟生成电路的半导体装置。

背景技术

电子设备包括很多电子元件。电子元件的计算机系统可以包括配置有半导体的很多半导体装置。构成计算机系统的半导体装置可以通过传输和接收时钟信号和数据来彼此通信。半导体装置可以与时钟信号同步地操作。半导体装置可以与时钟信号同步地输出或接收数据。因此，为了在半导体装置之间执行顺畅的数据通信，需要生成具有准确相位和小偏斜的时钟信号。半导体装置配备有各种时钟生成电路，以便根据时钟信号生成多相位时钟信号。例如，时钟生成电路可以包括锁相环路、延迟锁定环路等。延迟锁定环路可以包括根据数字方法来控制的数字延迟锁定环路和根据模拟方法来控制的模拟延迟锁定环路。为了在锁相环路与延迟锁定环路之间生成具有恒定相位差的多相位时钟信号而不管电压和/或过程变化如何，可以使用具有高性能的锁相环路或延迟锁定环路。然而，使用具有高性能的时钟生成电路可能不可避免地需要大量功率，这可能不符合半导体装置的低功率的技术趋势。

发明内容

在实施例中，时钟生成电路可以包括时钟接收器、第一延迟环路和第二延迟环路。时钟接收器可以被配置为接收第一时钟信号和第二时钟信号以生成第一接收时钟信号和第二接收时钟信号。第一延迟环路可以被配置为接收第一接收时钟信号和第二接收时钟信号以生成参考时钟信号。第一延迟环路可以被配置为对参考时钟信号执行延迟锁定操作以生成第一延迟锁定时钟信号。第二延迟环路可以被配置为基于第一延迟锁定时钟信号和内部时钟信号延迟第一接收时钟信号和第二接收时钟信号以生成第一内部时钟信号。

在实施例中，时钟生成电路可以包括时钟接收器、第一延迟环路和第二延迟环路。时钟接收器可以被配置为接收第一时钟信号和第二时钟信号以生成第一接收时钟信号和第二接收时钟信号。第一延迟环路可以被配置为接收第一接收时钟信号和第二接收时钟信号以生成第一参考时钟信号。第一延迟环路可以被配置为基于第一延迟锁定时钟信号和第一内部时钟信号，来延迟第一参考时钟信号以生成第一延迟锁定时钟信号。第二延迟环路可以被配置为对第一接收时钟信号和第二接收时钟信号执行延迟锁定操作以生成第一内部时钟信号。

在实施例中，半导体装置可以包括时钟接收器、第一延迟环路、第二延迟环路、命令解码器、命令延迟线、时延移位电路和选通电路。时钟接收器可以被配置为接收第一时钟信号和第二时钟信号以生成第一接收时钟信号和第二接收时钟信号。第一延迟环路可以包括单端CMOS时钟延迟线。第一延迟环路可以被配置为基于根据第一接收时钟信号和第二接收时钟信号而生成的参考时钟信号和第一延迟锁定时钟信号，来延迟参考时钟信号以生成第一延迟锁定时钟信号。第二延迟环路可以包括差分电流模式逻辑(CML)时钟延迟线。第二延迟环路可以被配置为基于第一延迟锁定时钟信号和第一内部时钟信号，来延迟第一接收时钟信号和第二接收时钟信号以生成第一内部时钟信号。命令解码器可以被配置为对命令信号进行解码以生成内部命令信号。命令延迟线可以被配置为将内部命令信号延迟与以下基本相同的时间以生成延迟命令信号：参考时钟信号通过单端CMOS时钟延迟线而被延迟所需要的持续时间。时延移位电路可以被配置为将延迟命令信号延迟与基于第一延迟锁定时钟信号的时延相对应的时间以生成同步命令信号。选通电路可以被配置为将同步命令信号与第一内部时钟信号同步以生成输出控制信号。