[发明专利]一种设计约束检查方法及装置

说明书

本申请提供了一种设计约束检查方法及装置，所述方法，包括：在芯片设计完成后，获取所述芯片的约束数据库，所述约束数据库包括每个设计约束的约束信息和约束条件；根据每个设计约束的约束信息和约束条件，生成该设计约束的约束检查函数；在所述芯片需要进行检查时，调用每个约束检查函数对所述芯片进行检查，以检查所述芯片是否满足所述芯片对应的设计约束。由此实现了芯片的设计约束检查，而且避免因芯片的SDK软件设计的遗漏而导致的设计约束的遗漏。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种设计约束检查方法及装置。

背景技术

芯片设计实现中，各模块之间、模块内部都会因设计限制而产生很多设计约束，比如设计要求两个关联资源有一定的大小、比例关系；而如果未按照这些设计约束进行芯片配置，将可能导致芯片在应用时出现问题，如工作异常等，而且一旦出现问题，不仅影响业务的正常工作而且很难排查。为了避免此类问题的出现，必须在SDK软件中实现此类设计约束的检查；而芯片设计中，此类设计约束众多，目前一般依赖人力来同步、检查并实现设计约束检查，必然产生纰漏，从而给芯片应用带来隐患。

当前普遍的芯片开发流程中，普遍都是基于芯片前端设计进行芯片功能设计，设计中的设计约束，通过硬件设计文档(如DDD文件或者说明文件)进行记录，软件开发人员通过阅读硬件设计文档进行SDK软件设计和开发，对其中的设计约束进行相应的软件处理。

设计约束从芯片前端设计传递给软件SDK设计时，没有整体的归纳，这些设计约束是否能够完备的在芯片SDK软件中完成相应处理，保障芯片的正常运行，完全取决于软件开发人员的个人技术能力，以及芯片前端设计与软件设计之间的配合，而不同的软件开发人员的个人技术能力参差不齐，根本无法避免设计约束遗漏，从而给芯片应用带来隐患。

因此，如何实现芯片的设计约束的检查，避免因芯片的SDK软件设计的遗漏而导致的设计约束的遗漏是值得考虑的技术问题之一。

发明内容

有鉴于此，本申请提供一种设计约束检查方法及装置，用以实现芯片的设计约束的检查，避免因芯片的SDK软件设计的遗漏而导致的设计约束的遗漏。

具体地，本申请是通过如下技术方案实现的：

根据本申请的第一方面，提供一种设计约束检查方法，包括：

在芯片设计完成后，获取所述芯片的约束数据库，所述约束数据库包括每个设计约束的约束信息和约束条件；

根据每个设计约束的约束信息和约束条件，生成该设计约束的约束检查函数；

在所述芯片需要进行检查时，调用每个约束检查函数对所述芯片进行检查，以检查所述芯片是否满足所述芯片对应的设计约束。

可选地，按照下述方法确认所述芯片需要进行检查：

若所述芯片启动完成或所述芯片的配置发生变更时，确认所述芯片需要进行约束检查。

可选地，在根据每个设计约束的约束条件，生成该设计约束的约束检查函数之后，还包括：

生成约束检查函数的入口地址；

则，所述调用每个约束检查函数对所述芯片进行检查，包括：

根据所述入口地址，调用每个约束检查函数对所述芯片进行检查。

可选地，每个设计约束的约束信息包括寄存器的元素，该设计约束的约束条件包括寄存器的元素之间的约束关系；

则，调用每个约束检查函数对所述芯片进行检查，以检查所述芯片是否满足所述芯片对应的设计约束，包括：

针对每个设计约束，按照该设计约束的约束信息从所述芯片中获取对应的元素；