[发明专利]一种具有虚拟修调功能的修调电路

权利要求书

1.一种具有虚拟修调功能的修调电路，其特征在于，包括端口复用电路、译码电路、修调熔丝阵列和虚拟修调信号输出电路；所述端口复用电路的输入端分别接入修调使能信号、修调阵列选择信号和译码使能信号，端口复用电路的输出端分别接入修调熔丝阵列和译码电路；所述译码电路的输出端分别接入修调熔丝阵列和虚拟修调信号输出电路；所述修调熔丝阵列和虚拟修调信号输出电路合并后通过修调电路输出设置；

修调使能信号通过端口复用电路输出至修调熔丝阵列，并配合译码电路输出完成熔丝熔断操作，固化修调状态；

修调阵列选择信号并行输入至端口复用电路，通过译码电路分别修调熔丝阵列和虚拟修调信号输出电路；

译码使能信号通过端口复用电路连接译码电路，作为译码电路的使能信号；

所述的修调熔丝阵列包括NMOS管、PMOS管、与非门、反相器和若干个熔丝单元；其中NMOS管包括N5、N6和N7；PMOS管包括P5、P6和P7；当熔丝未熔断时，熔丝单元输出高电平，当熔丝熔断后，熔丝单元输出低电平；与非门输出通过反向器连接NMOS管N7的栅端，当与非门输出低时，N7流经大电流，将熔丝烧断完成修调；

所述的虚拟修调信号输出电路包括若干个输出单元，每一个输出单元包括D触发器和NMOS管N8，其中NMOS管N8栅端与D触发器正向输出连接，NMOS管N8漏端连接熔丝单元输出；

所述的D触发器信号输入端固定连接高电平，复位端与芯片内部使能信号相连接，时钟输入信号端CLK连接译码电路输出，正向输出端连接NMOS管N8；

当整体电路复位时，D触发器正向输出端输出低电平，NMOS管N8不导通，熔丝单元输出未修调的高电平信号；当CLK接收到译码器输出的高电平信号后，D触发器正向输出端输出高电平，NMOS管N8导通，将对应的熔丝单元修调输出信号拉低，输出修调后的低电平信号，与熔丝熔断后输出状态一致，并且在整体电路使能信号不触发的条件下，激活的该路虚拟修调信号能够保持。

2.根据权利要求1所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的端口复用电路包括NMOS管、PMOS管、电容C、电阻R和反相器；电源端VDD的输出端分别与NMOS管和PMOS管的一端连接，复用端口接入PMOS管设置，PMOS管与NMOS管串联设置，所述电容C和电阻R分别在NMOS管和PMOS管接入设置；PMOS管与NMOS管合并通过反相器从端口复用电路输出设置。

3.根据权利要求2所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的NMOS管包括N1、N2、N3和N4；PMOS管包括P1、P2、P3和P4；P1、P3和P4的管源端接入电源端VDD，其中N1通过电流源接入电源端VDD；N1、N2、N3和N4的源端接入地线设置；其中P1与N2串联后与N1连接；P2与N3串联后与P1和N2连接；P3与电阻R串联后与P2和N3连接；P4与N4串联后与P3和电阻R连接；其中，P2的管源端与复用端口连接，电阻R的一端接入地线设置；

N1与电流源合并后与N3连接设置；N1接入N2连接；N2与P1合并后与P3连接，且与电容C并联设置；P3与电阻R合并后连接N4设置，P4接入偏置信号Bias设置；P4与N4后通过反相器从端口复用电路输出设置。

4.根据权利要求1所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的译码电路采用与非门方式进行修调，修调阵列选择信号通过并行输入至多个端口复用端口，并根据搭配不同端口复用电路的正负输出至与非门输入端设置，其中与非门固定端连接译码使能信号。

5.根据权利要求1所述的一种具有虚拟修调功能的修调电路，其特征在于，所述的修调阵列选择信号通过端口复用电路并行输入至译码电路，译码使能信号使能译码电路，译码输出激活对应虚拟修调信号输出单元中的D触发器输出高电平，NMOS管拉低修调熔丝单元输出，输出虚拟修调后的信号。