[发明专利]一种用于托卡马克等离子体密度测量的相位差检测方法在审
申请号: | 202110224155.3 | 申请日: | 2021-03-01 |
公开(公告)号: | CN112861067A | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | 舒双宝;赖金;王子艺;张育中;郎贤礼;陈晶晶 | 申请(专利权)人: | 合肥工业大学 |
主分类号: | G06F17/14 | 分类号: | G06F17/14;G06F17/16 |
代理公司: | 合肥中博知信知识产权代理有限公司 34142 | 代理人: | 张加宽 |
地址: | 230000 *** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 马克 等离子体 密度 测量 相位差 检测 方法 | ||
1.一种用于托卡马克等离子体密度测量的相位差检测方法,其特征在于:包括AD模块、FPGA模块,所述AD模块包括信号调理电路和采样电路,所述FPGA模块包括数据复用单元、ap-FFT单元、相位差计算单元和相位叠加单元。
2.权利要求1所述的用于托卡马克等离子体密度测量的相位差检测方法,其特征在于,包括以下步骤:
S1对整个系统模块进行初始化:配置AD模块、FPGA模块的相关参数和清空FPGA模块内部RAM的数据缓存;
S2数据的采集和转化:HCN发出的两路相同的载波信号分别通过等离子体和真空,经过等离子体的载波信号为探针光路信号,经过真空的载波信号为参考信号;探针光路信号经TGS转化为电信号D2,参考信号经TGS转化为电信号D1;信号调理电路将D1和D2转化为差分信号后送入AD模块,而AD模块由FPGA模块来控制采集和关闭;
S3等待采集信号的触发:当FPGA模块接收到开始触发信号1后,系统控制AD模块开始对D1和D2数据的采集;
S4数据的采集:FPGA模块读取AD模块转化D1和D2后输出的数字信号数据,FPGA模块以AD模块传来的n个数据为一个节点,输出对这个节点中的数据取平均后的数值;
S5数据的传送和复用:CNT为数据传送和数据复用的计数值,初始化为0;在FPGA采集工作中,S4步骤中每输出一个平均数值,则计数器CNT加1,CNT最大值为999,达到1000时,复位为0;CNT初始化为0,作为第一周期;CNT复位为0后,为下个周期;CNT达到一定值,操作不同的RAM进行开关和读取操作,CNT为250的倍数依次打开不同的RAM的缓存开关;
当CNT=0时,双口RAM1打开缓存开关,进行数据存储;
当CNT=250时,双口RAM2打开缓存开关,进行数据存储;
当CNT=500时,双口RAM3打开缓存开关,进行数据存储;
当CNT=750时,双口RAM4打开缓存开关,进行数据存储;
S6数据的取用和补充:在S5步骤中,当FPGA模块检测RAM存满1000个数据时,则取用RAM中的数据用ap-FFT单元进行相位计算;当数据取用结束后对RAM进行清空,即地址重新为0;在第一次周期中RAM1的数据地址为999,表明RAM1已经存满1000个数据,取用地址为0-999的数据;
S7数据结果中D1和D2的相位计算:D1和D2的相位运算过程分为四步进行:
1)等待RAM传送需要FFT计算的相位序列;
2)等待完成对序列补零至1024个数据;
3)序列的预处理;
4)序列经ap-FFT单元计算得相位;
ap-FFT中列出包含x(0),且长度为N的序列如式1:
全相位预处理的结果Xap为式2:
ap-FFT的预处理通过式(3)完成,输入数据为矩阵为A{1,1024},转化操作为序数矩阵B{1024,512};
即得式(4):
全相位预处理结果序列Xap经过FPGA模块的FFT的IP核计算出频谱图中各频率成分对应的实部和虚部数据,根据实部和虚部数据求其对应频率的幅值,遍历幅值,当幅值由升到将降,则说明此处有峰值频率,幅值为A,输出有效使能信号FEN,提示下个单元此处相位信号有效;幅值A如果大于设立的阈值,说明此处为有效频率,反之则说明此次转化数据中未存在有效的频率成份;针对存在有效频率的情况,通过反正切函数算得有效频率的相位;
S8相位差的计算:由S3-S7分别得到参考信号D1和探针信号D2的相位P1和P2,如果两者的有效使能信号FEN在同一时刻,则说明两者的有效频率相同,DP为相位差,通过DP=P1-P2得出相位差数据;
S9数据结果中的相位差叠加:根据信号变化率τ和保持时间来判断信号发生正翻转、负翻转或者干扰,输出正确的相位差结果;采样的变化率τ如式5计算,DF为转化的相位差,DFn-1为上次转化的相位差,t为采集的时长;
由于信号是离散的数字信号,取前四次连续的转化相位差结果进行判断,如式6:
S10检测是否接收到终止信号命令:当系统未检测到结束信号,表明未结束采集,系统循环S4-S10步骤,重新获取TGS传送的信号,当存储在各RAM中的数据再次满足取用条件后,取出序列送入ap-FFT单元进行相位计算,得到D1和D2的相位差结果;当FPGA接有总控的外部结束触发信号2,数据的采集测量结束,系统停止,关闭输入通道。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥工业大学,未经合肥工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110224155.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种无游梁式抽油机智能控制柜及其控制方法
- 下一篇:一种线包整型装置