[发明专利]半导体器件的制造方法、高K介电结构及其制造方法

权利要求书

1.一种高k介电结构，包括：

衬底；

铪硅酸盐层，物理接触所述衬底；

第一氧化铪层，物理接触所述铪硅酸盐层；

氧化铪钛层，物理接触所述第一氧化铪层；以及

第二氧化铪层，物理接触所述氧化铪钛层；以及

栅电极层，物理接触所述第二氧化铪层；

其中，所述第一氧化铪层、所述氧化铪钛层和所述第二氧化铪层围绕所述衬底的三个侧面，其中，所述第一氧化铪层包括来自所述栅电极层的元素的0.01％(wt/wt)至5％(wt/wt)的钛；0.01％(wt/wt)至0.5％(wt/wt)的铝；约0.01％(wt/wt)至1.0％(wt/wt)的钽、钴、铜、碳或氮；和/或0.01％(wt/wt)至2.0％(wt/wt)的硅。

2.根据权利要求1所述高k介电结构，其中，所述第一氧化铪层、所述钛层和所述第二氧化铪层为U形。

3.根据权利要求1所述高k介电结构，其中，所述第一氧化铪层、所述氧化铪钛层和所述第二氧化铪层的组合厚度在和之间。

4.根据权利要求1所述高k介电结构，其中，所述氧化铪钛层包括：

0.05％(wt/wt)至6％(wt/wt)的钛；

0.01％(wt/wt)至0.5％(wt/wt)的铝；

0.01％(wt/wt)至1.0％(wt/wt)的钽、钴、铜、碳或氮；以及

0.01％(wt/wt)至2.0％(wt/wt)的硅。

5.根据权利要求1所述高k介电结构，其中，所述第二氧化铪层包括：

0.1％(wt/wt)至10％(wt/wt)的钛；

0.2％(wt/wt)至5.0％(wt/wt)的铝；

1.0％(wt/wt)至2.0％(wt/wt)的钽、钴、铜、碳或氮；以及

0.05％(wt/wt)至5.0％(wt/wt)的硅。

6.根据权利要求1所述的高k介电结构，其中，所述氧化铪钛层接触所述第一氧化铪层和所述第二氧化铪层，并且所述第一氧化铪层的底面和所述第二氧化铪层的顶面之间的高度介于和之间。

7.根据权利要求6所述的高k介电结构，其中，所述第一氧化铪层的所述底面和所述第二氧化铪层的所述顶面之间的所述高度对应于介于和之间的等效氧化物厚度。

8.一种制造半导体器件的方法，所述方法包括：

在衬底上方形成二氧化硅层；

在所述二氧化硅层上方形成第一氧化铪层；

在所述第一氧化铪层上方形成钛层；

在所述钛层上方形成第二氧化铪层；

对所述二氧化硅层、所述第一氧化铪层、所述钛层和所述第二氧化铪层实施第一热退火以产生铪硅酸盐层和位于所述铪硅酸盐层上方的高k介电结构，所述高k介电结构包括第三氧化铪层、氧化铪钛层和第四氧化铪层，其中，所述氧化铪钛层介于所述第三氧化铪层和所述第四氧化铪层之间；以及

在实施第一热退火之后，利用含氮气体、含氧气体或含氟气体的至少一种处理所述高k介电结构以使所述第二氧化铪层的暴露表面变得致密。

9.一种制造高k介电结构的方法，所述方法包括：

在衬底和第一氧化铪层之间形成铪硅酸盐层；

在形成所述铪硅酸盐层的同时，形成设置在所述第一氧化铪层和第二氧化铪层之间的氧化铪钛层，所述第二氧化铪层的表面暴露；以及

在形成所述氧化铪钛层之后，通过将所述第二氧化铪层的表面暴露于混合有氮气的氨的含氮等离子体，来减小所述第二氧化铪层的表面上的悬空键的数量；以及

在减小所述悬空键的数量之后，在所述第二氧化铪层的暴露表面上方形成导电层。

10.一种制造半导体器件的方法，所述方法包括：

在半导体材料上方形成氧化硅层；

在所述氧化硅层上方形成第一氧化铪层；

在所述第一氧化铪层上方形成钛层；

在所述钛层上方形成第二氧化铪层；

将所述氧化硅层转变为铪硅酸盐层；

将所述钛层转变为氧化铪钛层；

在所述氧化硅层的转变和所述钛层的转变之后，将氧或氮原子连接至所述第二氧化铪层的暴露表面的悬空键；以及

在所述第二氧化铪层上方形成栅电极。