[发明专利]半导体器件、集成电路以及形成其布局的系统

权利要求书

1.一种半导体器件，包括：

多个第一单元行，在第一方向上延伸，所述第一单元行中的每个具有第一行高度；

多个第二单元行，在所述第一方向上延伸，所述第二单元行中的每个具有小于所述第一行高度的第二行高度，其中，所述多个第一单元行和所述多个第二单元行交错；

第一单元，布置在所述多个第一单元行的第一行中；以及

至少一个第二单元，布置在所述多个第二单元行中的至少一行中，其中，所述至少一个第二单元在不同于所述第一方向的第二方向上邻接所述第一单元，

其中，所述至少一个第二单元和所述第一单元中包括的至少一个电路组件具有相同的运行配置。

2.根据权利要求1所述的半导体器件，其中，所述多个第二单元行中的所述至少一行包括：

第一行，包括P导电类型的第一有源区；以及

第二行，包括N导电类型的第二有源区；

其中，所述多个第二单元行的所述第一行和所述第二行布置在所述多个第一单元行的所述第一行的相对侧。

3.根据权利要求1所述的半导体器件，其中，所述第一单元包括多个第一有源区，所述至少一个第二单元包括多个第二有源区；

其中，所述半导体器件还包括：

至少一个栅极，在所述第二方向上延伸并且穿过所述多个第一有源区和所述多个第二有源区。

4.根据权利要求1所述的半导体器件，其中，所述至少一个第二单元包括：

第一有源区和第二有源区，在所述第一方向上延伸，其中，所述第一有源区和所述第二有源区具有不同的导电类型；以及

至少一个导电图案，在所述第二方向上延伸；

其中，与所述第二有源区相比，所述第一有源区布置成更靠近邻接所述至少一个第二单元的所述第一单元；

其中，所述至少一个导电图案穿过所述第一有源区。

5.根据权利要求4所述的半导体器件，其中，所述至少一个导电图案配置为作为所述第一单元中包括的第一晶体管的端子和所述至少一个第二单元中包括的第二晶体管的端子；

其中，所述第一晶体管和所述第二晶体管配置为在其栅极端子处接收信号，并且具有彼此耦合的第一端子和彼此耦合的第二端子。

6.根据权利要求1所述的半导体器件，其中，所述至少一个第二单元包括第一有源区，所述第一单元包括第二有源区；

其中，所述集成电路还包括：

至少一个导电图案，在所述第二方向上延伸并且穿过所述第一有源区和所述第二有源区。

7.根据权利要求1所述的半导体器件，还包括：

第三单元，配置为与所述至少一个第二单元相同，其中，所述第三单元布置在所述多个第二单元行的第一行中；

其中，所述第一行和所述多个第二单元行的所述至少一行布置在所述多个第一单元行的所述第一行的相对侧。

8.根据权利要求1所述的半导体器件，其中，所述至少一个第二单元包括第一单元和第二单元，所述第一单元包括第一类型的第一有源区，所述第二单元包括不同于所述第一类型的第二类型的第二有源区；

其中，所述至少一个第二单元的所述第一单元和所述第二单元布置在所述第一单元的相对侧。

9.一种集成电路，包括：

第一电路，包括多个第一晶体管，每个第一晶体管具有双鳍有源区结构；以及

第二电路，包括具有单鳍有源区结构的至少一个第二晶体管；

其中，所述至少一个第二晶体管和所述多个第一晶体管中的至少一个彼此并联耦合，并且配置为响应于所述至少一个第二晶体管和所述多个第一晶体管中的所述至少一个的栅极处的第一信号而协作。

10.一种形成集成电路布局的系统，包括：

编码有指令集的非瞬时存储介质；以及

硬件处理器，与所述非瞬时存储介质通信耦合并且配置为执行所述指令集，所述指令集配置为使所述处理器：

基于电路的网表获取多个值，每个值对应于所述电路中包括的多个晶体管中的一个；

将所述多个值与阈值进行比较；

响应于所述比较，通过添加多个冗余晶体管来生成所述电路的调整后的网表；以及

基于所述调整后的网表确定所述电路的多个布局配置中的一个，其中，所述多个布局配置包括每个具有第一单元高度的多个第一单元行和每个具有不同于所述第一单元高度的第二单元高度的多个第二单元行。