[发明专利]全快闪存储器阵列伺服器的节点信息交换管理方法与设备在审
| 申请号： | 202110230844.5 | 申请日： | 2021-03-02 |
| 公开（公告）号： | CN113342263A | 公开（公告）日： | 2021-09-03 |
| 发明（设计）人： | 苏政嘉 | 申请（专利权）人： | 慧荣科技股份有限公司 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06;G06F11/20;G06F11/30 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈亮 |
| 地址： | 中国台湾新*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 闪存 阵列 伺服器 节点 信息 交换 管理 方法 设备 | ||
1.一种用以进行一全快闪存储器阵列(All Flash Array,AFA)伺服器的节点信息交换管理的方法，该方法包含：
利用运行在该全快闪存储器阵列伺服器的多个节点中的任一节点上的多个程序模块中的一硬件管理器模块来控制该任一节点的一硬件层中的多个硬件组件，以建立该任一节点和该多个节点中的一远端节点之间的一主机板管理控制器(Board ManagementController,BMC)路径，其中该任一节点的该硬件层中的该多个硬件组件包含一主机板管理控制器，以及该主机板管理控制器路径是建立于该任一节点的该主机板管理控制器以及该远端节点的一对应的主机板管理控制器之间；
利用至少二通信路径来交换该任一节点和该远端节点之各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的高可用性(high availability,HA)架构，来持续地提供服务给该全快闪存储器阵列伺服器的用户，其中该至少二通信路径包含一非透明网桥(Non-Transparent Bridge,NTB)路径以及该主机板管理控制器路径，以及该非透明网桥路径是建立于该任一节点的一非透明网桥通信电路以及该远端节点的一对应的非透明网桥通信电路之间；以及
因应该至少二通信路径中的任一通信路径的故障，利用该至少二通信路径中的至少一剩余的通信路径来交换该任一节点和该远端节点之所述各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的该高可用性架构，来持续地提供该服务给该用户。
2.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该任一节点利用该暂存器电路储存该任一节点的节点信息以及该远端节点的节点信息的其中一者或多者。
3.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该远端节点透过该主机板管理控制器路径将该远端节点的节点信息写入至该任一节点的该暂存器电路，以供该任一节点读取。
4.如权利要求3所述的方法，其特征在于，该任一节点透过该主机板管理控制器路径将该任一节点的节点信息写入至该远端节点的一对应的暂存器电路，以供该远端节点读取。
5.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该任一节点透过该主机板管理控制器路径将该任一节点的节点信息写入至该远端节点的一对应的暂存器电路，以供该远端节点读取。
6.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该任一节点将该任一节点的节点信息写入至该任一节点的该暂存器电路，以供该远端节点透过该主机板管理控制器路径读取。
7.如权利要求6所述的方法，其特征在于，该远端节点将该远端节点的节点信息写入至该远端节点的一对应的暂存器电路，以供该任一节点透过该主机板管理控制器路径读取。
8.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该远端节点将该远端节点的节点信息写入至该远端节点的一对应的暂存器电路，以供该任一节点透过该主机板管理控制器路径读取。
9.如权利要求1所述的方法，其特征在于，该任一节点的节点信息指出该任一节点在该高可用性架构中的角色及状态，以及该远端节点的节点信息指出该远端节点在该高可用性架构中的角色及状态。
10.如权利要求1所述的方法，其特征在于，该任一节点和该远端节点之所述各自的节点信息的每一者是被编码为二进制代码(binary code)，以供在该任一节点和该远端节点之间交换。
11.一种全快闪存储器阵列(All Flash Array,AFA)伺服器，包含：
多个节点，其中该多个节点的任一节点包含：
至少一处理器，用以在多个程序模块的控制下控制该任一节点的操作；以及
多个硬件组件，在该任一节点的一硬件层中，其中该任一节点的该硬件层中的该多个硬件组件包含一主机板管理控制器(Board Management Controller,BMC)以及一非透明网桥(Non-Transparent Bridge,NTB)通信电路；以及
多个储存装置，包含多组储存装置，以供为该全快闪存储器阵列伺服器储存数据；
其中：
该任一节点利用运行在该任一节点上的该多个程序模块中的一硬件管理器模块来控制该任一节点的该硬件层中的该多个硬件组件，以建立该任一节点和该多个节点中的一远端节点之间的一主机板管理控制器路径，其中该主机板管理控制器路径是建立于该任一节点的该主机板管理控制器以及该远端节点的一对应的主机板管理控制器之间；
该任一节点和该远端节点利用至少二通信路径来交换该任一节点和该远端节点之各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的高可用性(high availability,HA)架构，来持续地提供服务给该全快闪存储器阵列伺服器的用户，其中该至少二通信路径包含一非透明网桥路径以及该主机板管理控制器路径，以及该非透明网桥路径是建立于该任一节点的该非透明网桥通信电路以及该远端节点的一对应的非透明网桥通信电路之间；以及
因应该至少二通信路径中的任一通信路径的故障，该任一节点和该远端节点利用该至少二通信路径中的至少一剩余的通信路径来交换该任一节点和该远端节点之所述各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的该高可用性架构，来持续地提供该服务给该用户。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司，未经慧荣科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110230844.5/1.html，转载请声明来源钻瓜专利网。
