[发明专利]存算一体处理器、处理系统以及算法模型的部署方法

权利要求书

1.一种存算一体处理器，包括：第一主控单元和多个忆阻器处理模组，其中，

所述第一主控单元被配置为能够调度和控制所述多个忆阻器处理模组；

所述多个忆阻器处理模组被配置为能够根据所述第一主控单元的调度和控制进行计算；

所述多个忆阻器处理模组还被配置为能够不依赖于所述第一主控单元来进行通信以进行计算。

2.根据权利要求1所述的存算一体处理器，其中，所述多个忆阻器处理模组中的每个忆阻器处理模组包括多个忆阻器处理单元，其中，

所述第一主控单元还被配置为能够调度和控制所述多个忆阻器处理单元；

所述多个忆阻器处理单元被配置为能够根据所述第一主控单元的调度和控制进行计算；

所述多个忆阻器处理单元还被配置为能够直接数据通信以进行计算。

3.根据权利要求1所述的存算一体处理器，其中，所述多个忆阻器处理模组中的每个忆阻器处理模组包括第二主控单元和多个忆阻器处理单元，其中，

所述第二主控单元被配置为能够调度和控制所述多个忆阻器处理单元；

所述多个忆阻器处理单元被配置为能够根据所述第二主控单元的调度和控制进行计算；

所述多个忆阻器处理单元还被配置为能够直接数据通信以进行计算。

4.根据权利要求1-3任一项所述的存算一体处理器，其中，所述多个忆阻器处理模组中的每个忆阻器处理模组具有独立的接口地址。

5.根据权利要求1-3任一项所述的存算一体处理器，还包括：路由模块、输入输出模块，其中，

所述存算一体处理器被配置为支持第一计算模式，在所述第一计算模式中，

所述路由模块被配置为接收输入数据，对所述输入数据进行解析以得到输入信号，并将所述输入信号传输至所述输入输出模块，

所述输入输出模块被配置为对所述输入信号进行分配并传输至所述多个忆阻器处理模组中的至少一个忆阻器处理模组，

所述至少一个忆阻器处理模组被配置为根据所述输入信号进行计算，以得到输出信号，

所述输入输出模块还被配置为接收所述至少一个忆阻器处理模组的输出信号并整理得到输出数据，

所述路由模块还被配置为输出所述输出数据。

6.根据权利要求1-3任一项所述的存算一体处理器，还包括：路由模块、输入输出模块，其中，

所述存算一体处理器被配置为支持第二计算模式，在所述第二计算模式中，

所述路由模块被配置为接收输入数据，对所述输入数据进行解析以得到输入信号，并将所述输入信号传输至所述输入输出模块，

所述输入输出模块被配置为对所述输入信号进行分配并传输至所述第一主控单元，

所述第一主控单元被配置为存储所述输入信号，以及控制所述多个忆阻器处理模组中的至少一个忆阻器处理模组获取所述输入信号并进行计算，

所述至少一个忆阻器处理模组被配置为在所述第一主控单元的控制下，获取所述输入信号，并根据所述输入信号进行计算以得到输出信号，

所述第一主控单元还被配置为存储所述输出信号，并将所述输出信号传输至所述输入输出模块，

所述输入输出模块还被配置为接收所述输出信号并整理得到输出数据，

所述路由模块还被配置为输出所述输出数据。