[发明专利]一种半导体器件的制备方法及半导体器件

说明书

本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件制备方法及半导体器件。

背景技术

随着晶体管特征尺寸的不断微缩，传统的MOSFET器件经历了由平面结构到三维结构的转变，提升器件性能的同时降低短沟道效应带来的影响。目前主流的三维结构晶体管是FinFET。但是FinFET在5nm以下技术代面临巨大的挑战，而在最新发布的InternationalRoadmap for Devices and Systems(IRDS)中，纳米片环栅晶体管(Nanosheet-GAAFET)是3nm节点之后可以有效替代FinFET的关键器件，并且可以显著抑制短沟效应，提升器件的电流驱动性能。

目前，GAA stacked nanosheet FET的研究进展受到了学术界和产业界的广泛关注。不断更新的制备流程和关键工艺，以及优化后的器件结构是新型CMOS器件的热门研究方向。

GAA stacked nanosheet FET是在FinFET和Nanowire FET的基础上发展而来的一种具有环栅结构和水平纳米片(NS)作为导电沟道的新型器件。在栅极控制方面，环栅结构具有比FinFET器件结构更好的栅控能力，可以有效抑制器件的短沟道效应；在电流驱动方面，Nanosheet FET具有有效栅长可调，垂直水平方向可堆叠设计的优势，这可以显著增强器件的电流驱动性能。

Nanosheet FET的制备在一定程度上与主流FinFET的制备工艺流程兼容。但基于常规制备工艺形成的器件，存在源/漏应力施加困难、内侧墙制备工艺复杂、自热效应严重、阈值电压调节和CMOS电流匹配困难等技术挑战。

发明内容

针对上述技术问题，本发明提出了一种新型半导体器件及其制备方法，通过在堆叠纳米片器件增加支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；可不采用复杂的内侧墙工艺，减小器件制备复杂度和电学特性波动性；同时，通过和衬底的连接可以增加导电沟道散热，改善自热效应；可以通过调节支撑结构的宽度和高度调节器件阈值，工艺上也降低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控；而且，PMOS和NMOS可以分别使用SiGe和Si作为导电沟道提升工作电流。我们将上述器件命名为Fishbone FET。

本发明采用了如下技术方案：

一种半导体器件，其特征在于：包括：

衬底；

纳米片堆栈部，其设置在所述衬底上；其中，所述纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，所述支撑结构由第一半导体材料形成，所述纳米片由第二半导体材料形成；所述纳米片的宽度大于支撑结构的宽度；所述纳米片形成的叠层构成多个导电沟道；

环绕式栅极，其环绕于所述纳米堆栈部周围。

同时本发明还公开了一种半导体器件的制备方法，其特征在于：包括如下步骤：

提供衬底；

在所述衬底上外延生长由第一半导体、第二半导体交替层叠的超晶格叠层；

刻蚀所述超晶格叠层，形成多个鳍片；