[发明专利]基于NoC的高速数据采集系统与上位机通信接口控制器

权利要求书

1.一种基于NoC的高速数据采集系统与上位机通信接口控制器，其特征在于，

包括多个路由器，与任一个所述路由器连接的缓存控制器资源节点和模数转换芯片，与所述缓冲控制器资源节点连接的PCIe插槽和DDR SDRAM芯片，与所述PCIe插槽连接的上位机；

所述模数转换芯片，用于进行数据采集，并将采集的数据信息进行模数转换，以及传输至对应的所述路由器；

所述路由器，用于接收所述模数转换芯片转换后的数据，并将该数据传输至所述缓存控制器资源节点；

所述缓存控制器资源节点，用于接收所述路由器传输的数据，并对其第一分析处理，待第一次分析处理完成后传输至所述DDR SDRAM芯片进行缓存，还用于将所述DDR SDRAM芯片缓存的数据经过第二次分析处理后传输至所述PCIe插槽；

所述DDR SDRAM芯片，用于接收所述缓存控制器资源节点传输的数据，并进行缓存；

所述PCIe插槽，用于接收所述缓存控制器资源节点第二次分析处理后的数据，之后传输至所述上位机；

所述上位机，用于接收所述PCIe插槽输出的数据，并进行相应的数据处理。

2.如权利要求1所述的基于NoC的高速数据采集系统与上位机通信接口控制器，其特征在于，

所述路由器传输至所述缓存控制器资源节点的数据，其中数据包括微片有效标志信号和微片数据。

3.如权利要求2所述的基于NoC的高速数据采集系统与上位机通信接口控制器，其特征在于，

所述缓存控制器资源节点包括依次连接的帧解析模块、DDR SDRAM IP写控制器模块、DDR SDRAM IP核、DDR SDRAM IP读控制器模块、PCIe写控制器模块和PCIe IP核，且所述帧解析模块与任一所述控制器本体连接，所述DDR SDRAM IP核还与所述DDR SDRAM芯片连接，所述PCIe IP核与所述PCIe插槽连接；

所述帧解析模块，用于解析所述路由器传输的数据，并把去掉帧头和帧尾的原始数据提取出来，再进行位宽转换，之后传输至所述DDR SDRAM IP写控制器模块；

所述DDR SDRAM IP写控制器模块，用于接收位宽转换后的原始数据，并将原始数据发送给DDR SDRAM IP核；

所述DDR SDRAM IP核，用于接收所述DDR SDRAM IP写控制器模块发送的原始数据，并将原始数据缓存到所述DDR SDRAM芯片中；

所述DDR SDRAM IP读控制器模块，用于将原始数据从控制所述DDR SDRAM芯片的所述DDR SDRAM IP核中读取出来，然后再发送至所述PCIe写控制器模块；

所述PCIe写控制器模块，用于接收所述DDR SDRAM IP核中读取出来的原始数据，并将该原始数据发送至所述PCIe IP核；

所述PCIe IP核，用于接收所述PCIe写控制器模块发送的原始数据，并通过所述PCIe插槽将数据传输至所述上位机。

4.如权利要求3所述的基于NoC的高速数据采集系统与上位机通信接口控制器，其特征在于，

所述帧解析模块包括微片有效标志信号输入单元、微片数据输入单元、微片有效标志信号解析单元和微片数据解析单元，所述微片有效标志信号输入单元与所述微片有效标志信号解析单元电性连接，所述微片数据输入单元与所述微片数据解析单元电性连接；

所述微片有效标志信号输入单元，用于接收所述路由器传输的微片有效标志信号；

所述微片数据输入单元，用于接收所述路由器传输的微片数据；

所述微片有效标志信号解析单元，用于解析所述微片有效标志信号输入单元输入的微片有效标志信号，并把解析完帧头、帧尾之后进行完位宽转换后的原始数据有效标志信号传输至所述DDR SDRAM IP写控制器模块；

所述微片数据解析单元，用于解析微片数据输入单元输入的微片数据，并把解析完帧头、帧尾之后进行完位宽转换后的原始数据传输至所述DDR SDRAM IP写控制器模块。