[发明专利]一种串行数据传输的波特率校正硬件装置及设计方法

权利要求书

1.一种串行数据传输的波特率校正硬件装置，其特征在于，包括：数据总线、高速晶体振荡器、波特率信号产生器、发射接收控制线路、RC频率测试调整线路、波特率校准线路及波特率信号与校准信号混合器，

所述高速晶体振荡器用于为串行通信提供振荡频率；

所述波特率信号产生器通过使用高速晶体振荡器，分频产生串行通信的基础时钟，为波特率的16倍频率；

所述发射接收控制线路作为串行数据通信控制线路，包括TxD和RxD两部分，所述TxD用于串行通信中发送数据，所述RxD用于串行通信中接收输入数据；

所述波特率校准线路通过高速晶体振荡器的振荡频率与波特率信号产生器输出以及相关参数的计算结果，设定波特率调整周期，所述波特率校准线路类似一个特别的定时器；

所述波特率信号与校准信号混合器用于在每一个设定的周期数内，延长波特率基础信号一个周期，实现波特率频率的校正功能；

所述RC频率测试调整线路获取高速晶体振荡器的振荡频率；

所述数据总线用于整合该装置中波特率信号产生器、波特率校准线路和发射接收控制线路的数据，

所述数据总线向波特率信号产生器传递波特率控制数据，所述数据总线与发射接收控制线路进行数据交换，所述数据交换的内容为串行通信需要发送的数据及已经接收的数据，所述数据总线向波特率校准线路传递波特率校准数据。

2.根据权利要求1所述的一种串行数据传输的波特率校正硬件装置，其特征在于：所述波特率信号产生器分别与高速晶体振荡器、波特率信号与校准信号混合器及数据总线相连，所述RC频率测试调整线路分别与高速晶体振荡器及波特率校准线路相连，所述波特率信号与校准信号混合器分别与波特率校准线路及发射接收控制线路相连，所述数据总线分别与波特率校准线路及发射接收控制线路相连。

3.根据权利要求1所述的一种串行数据传输的波特率校正硬件装置，其特征在于：所述高速晶体振荡器可以由高速晶体振荡组件代替，所述高速晶体振荡组件包括：高速RC振荡器、低速晶体振荡器与RC频率测试调整线路，

所述高速RC振荡器为串行通信提供原始频率，

所述低速晶体振荡器，为串行通信提供基准时钟，

所述RC频率测试调整线路包括定时器和计数器，定时器的时钟源来自低速晶体振荡器，做精准的定时，用来控制计数器的开启与停止，计数器的时钟源为高速RC振荡器，相当于高速RC时钟，计数器会被精准的定时器控制开始、停止计数，若定时器的定时时间是T，而计数器在T的定时期间计数值是C，则T/C为高速RC时钟的具体频率；

所述高速RC振荡器与波特率信号产生器相连，所述RC频率测试调整线路分别与高速RC振荡器、低速晶体振荡器及波特率校准线路相连，所述RC频率测试调整线路与数据总线进行数据交换，交换RC频率测试与校准数据。

4.根据权利要求3所述的一种串行数据传输的波特率校正硬件装置，其特征在于，所述高速RC振荡器及低速晶体振荡器的个数可以为多个。

5.一种串行数据传输的波特率校正硬件设计方法，其特征在于，具体步骤如下：

S1、RC频率测试调整线路获取高速晶体振荡器的振荡频率；

S2、数据总线向波特率信号产生器传递波特率控制数据，波特率校准线路根据波特率信号产生器输出的数据与RC频率测试调整线路获取的高速晶体振荡器的振荡频率，进一步计算出串行通信的误差周期及波特率与振荡频率的实际分频；

S3、数据总线将波特率校准数据传递给波特率校准线路，同时与波特率校准线路相连的波特率信号与校准信号混合器在每一个误差周期结束后，延长波特率基础信号一个周期，实现波特率频率的校正功能。